ICS9FG104D
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
引脚说明
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
引脚名称
XIN / CLKIN
X2
VDD
GND
REFOUT
vFS2
DIF_3
DIF_3#
VDD
GND
DIF_2
DIF_2#
SDATA
SCLK
DIF_STOP ＃
vSPREAD
^SEL14M_25M#
DIF_1#
DIF_1
GND
VDD
DIF_0#
DIF_0
vFS1
vFS0
PIN TYPE
IN
OUT
PWR
PWR
OUT
IN
OUT
OUT
PWR
PWR
OUT
OUT
I / O
IN
IN
IN
IN
OUT
OUT
PWR
PWR
OUT
OUT
IN
IN
描述
晶振输入或参考时钟输入
晶振输出，名义上14.318MHz
供电，标称3.3V
接地引脚。
参考时钟输出
3.3V频率选择锁存输入引脚与内部120kohm下拉电阻。
0.7V的差分真正的时钟输出
0.7V的差分互补时钟输出
供电，标称3.3V
接地引脚。
0.7V的差分真正的时钟输出
0.7V的差分互补时钟输出
数据引脚SMBus的电路， 5V容限。
SMBus的电路， 5V容限的时钟引脚。
低电平输入停止差分输出时钟。
异步的，积极的高投入，使扩频功能。该引脚
有120Kohm下拉电阻。
选择14.31818 MHz或25 MHz的输入频率。该引脚有一个内部120kohm
上拉电阻。
1 = 14.31818 MHz时， 0 = 25 MHz的
0.7V的差分互补时钟输出
0.7V的差分真正的时钟输出
接地引脚。
供电，标称3.3V
0.7V的差分互补时钟输出
0.7V的差分真正的时钟输出
3.3V频率选择锁存输入引脚与内部120kohm下拉电阻。
3.3V频率选择锁存输入引脚与内部120kohm下拉电阻。
此销规定了差分电流模式输出对参考。它
需要一个固定的精密电阻接地。 475ohm为标准值
100欧姆差分阻抗。其它阻抗要求不同的值。看
数据表。
接地引脚PLL内核。
3.3V电源为PLL内核。
26
27
28
IREF
GNDA
VDDA
OUT
PWR
PWR
IDT
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
1541C—12/16/10
3
