第三十四章等待注意事项
34.2外围硬件产生等待
表34-1列出了当由CPU访问的发出一个等待请求的寄存器，以及CPU的等待数
钟和表34-2列出了访问RAM这一问题一个等待请求和CPU的等待时钟数。
表34-1 。这产生等待的CPU等待时钟和寄存器数量
外设
五金
串行接口
UART0
串行接口
UART6
10-bit
连续
近似
型A / D
变流器
ADM
ADS
ADPC
ADCR
写
写
写
读
1至5个时钟（当f
AD
= f
PRS
/ 2被选择）
1至7个时钟周期（当f
AD
= f
PRS
/ 3被选中）
1 9个时钟周期（当f
AD
= f
PRS
/ 4时）
2至13个时钟周期（当f
AD
= f
PRS
/ 6时）
2至17个时钟周期（当f
AD
= f
PRS
/ 8时）
2至25个时钟周期（当f
AD
= f
PRS
/ 12被选中）
当选择f的相同源时钟的时钟的上述数目为
中央处理器
和f
PRS
。等待数
时钟可以由下面的表达式并在下述条件下进行计算。
等待clocks>的<Calculating数
的等待时钟数=
+1
f
AD
*分数将被截断如果等待时钟数
≤
0.5和向上取整，如果的等待时钟> 0.5的数。
f
AD
:
f
中央处理器
:
f
PRS
:
f
XP
:
A / D转换的时钟频率（f
PRS
/ 2至f
PRS
/12)
CPU时钟频率
外围硬件时钟频率
主系统时钟频率
2 f
中央处理器
ASIS6
读
1个时钟（固定）
ASIS0
读
1个时钟（固定）
注册
ACCESS
等待时钟数
<Conditions的等待clocks>的最大/最小数
最多次数：CPU的最大速度（F
XP
）时，A / D转换时钟最低速度（F
PRS
/12)
最低次数： CPU的最小速度（F
子
/ 2 ）时，A / D转换时钟速度最高（F
PRS
/2)
注意当CPU运行于系统时钟，且外围硬件时钟停止，
不访问上述使用其中一个等待请求被发出的访问方法中列出的寄存器。
备注
时钟为CPU时钟（F
中央处理器
).
表34-2 。 RAM访问该生成的等待等待CPU时钟和数量
区域
CSIA0的缓冲RAM
写
ACCESS
等待时钟数
见下面的计算公式
记
＆ LT ;计算的等待时钟＆ GT最大数量;
+1
f
W
*馏分被截断如果等待时钟乘以（ 1 / f的数
中央处理器
）等于或低于吨
CPUL
和围捕如果高于
t
CPUL
.
f
W
:
基准时钟频率选择CSIS0寄存器（ CKS00 = 0 CKS00位：F
PRS
， CKS00 = 1 ：F
PRS
/2)
f
中央处理器
： CPU时钟频率
t
CPUL
： CPU时钟低电平宽度
f
PRS
:
外围硬件时钟频率
的等待时钟最大数量=
5 f
中央处理器
记
当5 CSIA0工作时钟或多个插入的写作之间的RAM也不会产生等待
从CSIA0和写入来自CPU的缓冲RAM 。
774
用户手册U18329EJ4V0UD
