批准的产品
XG571C
SMBus的频率时钟发生器W /降低EMI的扩频
技术基于奔腾处理器设计
产品特点
支持Pentium和PentiumPro和美孚
Pentium处理器设计。
4个CPU时钟高达8的负载。
截至8 SDRAM的时钟2个DIMM 。
支持电源管理。
7个PCI同步时钟。
可选择普通或混合供电方式：
（ VDD = Vddq3 = Vddq2 = 3.3V ）或
（ VDD = Vddq3 = 3.3V ， Vddq2 = 2.5V ）
＆ LT ; 250PS歪斜CPU和SDRAM时钟。
＆ LT ; 250PS歪斜之间的PCI时钟。
SMBus 2线串行接口
可编程寄存器特色：
启用/禁用每个输出引脚
模式为三态，测试或正常
24/48 MHz的选择
1 IOAPIC时钟用于多处理器的支持。
48引脚SSOP和TSSOP封装
扩频
技术达13分贝
降低EMI
频率表
SEL
0
中央处理器
60.0
PCI
30.0
33.3*
1
66.6*
*能够扩频模式
引脚配置
XG571
REF1
REF0
VSS
XIN
XOUT
模式
Vddq3
PCICLK_F
PCICLK0
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDD
REF2
Vddq2
IOAPIC0
PW R_DW N＃
VSS
CPUCLK0
CPUCLK1
Vddq2
CPUCLK2
CPUCLK3
VSS
SDRAM0
SDRAM 1
Vddq3
SDRAM 2
SDRAM 3
VSS
SDRAM 4
SDRAM 5
Vddq3
SDRAM6/CPU_STOP#
SDRAM7/PCI_STOP#
VDD
框图
缓冲器
XIN
XOUT
REF
OSC
Vddq2
IOAPIC0
卜FF器
SDATA
SDCLK
Vddq2
4
缓冲器
Vddq3
8
缓冲器
6
缓冲器
PCI_STOP ＃
CPU_STOP ＃
PWR_DWN ＃
模式
PCICLK_F
卜FF器
SDRAM0~7
PCICLK0~5
CPUCLK0~3
3
REF0,1,2
PCICLK1
PCICLK2
PCICLK3
PCICLK4
Vddq3
PCICLK5
VSS
SEL
SDATA
SDCLK
Vddq3
48/24MHZ
卜FF器
48/24MHZ
SEL
PLL1
DLY
48/24MHZ
VSS
PLL2
卜FF器
48/24MHZ
赛普拉斯半导体公司
525洛Coches街
加利福尼亚州米尔皮塔斯95035电话： 408-263-6300 ，传真： 408-263-6571
http://www.cypress.com
文件编号： 38-07019牧师**
5/17/2001
第17页1
