位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第0页 > M1AFS1500-PQ484Y > M1AFS1500-PQ484Y PDF资料 > M1AFS1500-PQ484Y PDF资料1第18页
设备架构
该系统的应用，第3级，是利用一个或多个小应用程序的较大的用户应用程序。设计
在抽象的融合技术栈所支持的最高水平时，应用程序可以容易地
通过导入和配置多个小程序在FPGA门创建。
事实上，在某些情况下，一个完整的FPGA系统设计，可以没有任何HDL编码创建的。
一个可选的单片机实现的软件和基于HDL的设计方法的组合。该MCU
可以是片上或片外的系统要求决定。分份系统是非常灵活的，允许
MCU居住上面的小程序或吸收小程序或小程序和骨干，如果需要的话。
融合技术堆栈实现了非常灵活的设计环境。用户可以搞设计
对面的抽象从非常低到非常高的连续体。
核心架构
多才多艺
基于成功的ProASIC3 / E的逻辑架构， Fusion器件提供粒度媲美
门阵列。 Fusion器件的核心是由海中， VersaTiles一个架构。
如图
图2-2 ，
有一个通用的逻辑单元四个输入，每个多功能的可
使用适当的闪光灯开关连接配置：
任何3输入逻辑功能
锁定与清除或设置
D型触发器与清除或设置
允许D触发器与清除或设置（在第4个输入）
VersaTiles可以灵活地映射逻辑和外观设计的顺序大门。多才多艺的输入可以是
倒置（允许气泡推） ，和区块的输出可以连接到高速，非常长的行
布线资源。 VersaTiles ，以及较大的功能都与任何四个层次路由的连接
层次结构。
当在通用的是用作为使D型触发器时，SET / CLR信号所支持的第四输入，
它可以只被路由到在VersaNet （全局）网络的核心单元。
多功能的输出是F2当连接到超高速本地线路，或者YL时
连接到有效的长线或超长线资源（图
2-2).
数据
X3
0
1
0
1
0
1
Y
销1
F2
YL
CLK
X2
CLR /
启用
X1
CLR
XC *
图例：
0
1
通过（硬连接）
开关（闪存连接）
地
注意：
*此输入只能被连接到全局时钟分配网络。
图2-2
融合核心的通用
2-2
VI的I O 4 N 4
