CY2287
开关波形
（续）
CLK- CLK输出偏移（ CPU @ 100兆赫）
NS 0
10纳秒
20纳秒
30纳秒
40纳秒
CPU 100 MHz的
SDRAM 100 MHz的
t
5
3V66 66兆赫
SDRAM为3V66歪斜， SDRAM由0.0纳秒（ 500 ps的窗口）导致3V66
CLK- CLK输出偏移（ CPU @ 100兆赫）
NS 0
10纳秒
20纳秒
30纳秒
40纳秒
CPU 100 MHz的
3V66 66兆赫
SDRAM 100 MHz的
t
6_100
CPU为3V66歪斜， CPU由0.0纳秒（ 500 ps的窗口）导致3V66
CLK- CLK输出偏移（ CPU @ 100兆赫）
NS 0
10纳秒
20纳秒
30纳秒
40纳秒
CPU 100 MHz的
SDRAM 100 MHz的
3V66 66兆赫
t
7_100
CPU到SRAM歪斜， CPU 5.0纳秒（ 500 ps的窗口）导致SDRAM
9
