CY2287
开关波形
占空比时序
t
1A
t
1B
所有输出上升/下降时间
V
DD
产量
0V
t
2
t
3
CLK- CLK输出偏移
CLKA
CLKB
t
4
循环周期时钟抖动
t
8A
t
8B
CLK
[13, 14, 15]
PWR_DOWN
CPUCLK
外设
钟
PWR_DWN
VCO
水晶
注意事项：
13.一旦PWR_DWN信号采样为低电平时为CPU时钟的两个连续的上升沿，感兴趣的时钟将保持低电平，在下一次HIGH到LOW
过渡。
14.波形不是按比例绘制。
在VCO和晶体波形15.阴影部分表示该VCO和晶体振荡器是活动的，并且有一个有效的时钟。
7
