项
图16.13示例
停止条件发行
操作时序
主接收模式
（ MLS =等待= 0 ， HNDS
= 1)
页面
432
修订（见手册详细）
（错误）
SCL是固定的低电平，直到ICDR读
SCL
（主输出）
SDA
（从输出）
SDA
（主输出）
IRIC
IRTR
ICDRF
ICDRR
数据1
数据2
数据3
[10] ICDR读
（资料3 ）
7
第1位
8
位0
[3]
A
9
1
第7位
2
第6位
3
第5位
4
4位
5
第3位
SCL是固定的低电平，直到ICDR读
6
第2位
7
第1位
8
位0
[8]
A
9
启动条件生成
数据2
数据3
用户处理
[ 4 ] IRIC清晰
[ 6 ]设置ACKB = 1
[7] ICDR读
（数据2）
[9] IRIC清晰
[11]设置BBSY = 0和
SCP=0
（停止条件指令发出）
（更正）
SCL是固定的低电平，直到ICDR读
SCL
（主输出）
SDA
（从输出）
SDA
（主输出）
IRIC
IRTR
ICDRF
ICDRR
数据1
数据2
数据3
[10] ICDR读
（资料3 ）
7
第1位
8
位0
[3]
A
9
1
第7位
2
第6位
3
第5位
4
4位
5
第3位
6
第2位
SCL被固定为低电平，直到
发出停止条件
7
第1位
8
位0
[8]
A
9
停止条件的产生
数据2
数据3
用户处理
[ 4 ] IRIC清晰
[7] ICDR读
（数据2）
[9] IRIC清晰
[ 6 ]设置ACKB = 1
[11]设置BBSY = 0和
SCP=0
（停止条件指令发出）
图437 16.17例
停止条件发行
定时在主接收
模式（ MLS = ACKB = 0，
WAIT = 1）
（错误）
[8]
等待一个时钟脉冲
（更正）
[8]
等待一个时钟脉冲
SCL
（主输出）
8
9
1
第7位
[3]
2
第6位
3
第5位
4
4位
SCL
（主输出）
8
9
1
第7位
[3]
2
第6位
3
第5位
4
4位
SDA
位0
（从输出）
数据2
[3]
SDA
（主输出）
IRIC
IRTR
ICDR
[4] IRTR = 0
数据3
A
SDA
位0
（从输出）
数据2
[3]
SDA
（主输出）
IRIC
数据3
A
[4] IRTR = 1
IRTR
数据2
ICDR
[4] IRTR = 0
[4] IRTR = 1
数据1
数据1
数据2
用户处理
[6] IRIC清晰
[11] IRIC清晰
[6] ICDR读取（数据2 ）
[9]设定的TRS = 1
用户处理
[6] IRIC清晰
[11] IRIC清晰
[6] ICDR读取（数据2 ）
[9]设定的TRS = 1
[ 7 ]设置ACKB = 1
[ 7 ]设置ACKB = 1
16.6使用注意事项
454
1.说明修订。
修订版2.0 ， 08/02 ， 788 775页
