FM24V05 - 512KB I2C FRAM
内存操作
从机ID
设备选择
1
7
0
6
1
5
0
4
A2
3
A1
2
A0
1
读/写
0
图4.从地址
寻址概述
之后， FM24V05 （如接收器）确认
从机地址，主机可以放置记忆
地址总线用于写入操作上。地址
需要两个字节。完整的16位地址是
内部锁存。每次访问会导致锁定
地址值被自动地递增。该
当前地址是在所述锁存器中的值 -
任一下列新写入的值或地址
上次访问。当前地址将举行为
只要电源保持或者直到一个新的值被写入。
读操作总是使用当前地址。自由读
地址可以通过在开始写操作被加载
如下面解释的。
每个数据字节发送之后，刚好在
承认，该FM24V05递增内部
地址锁存。这使得下一个连续字节到
在不具有附加的寻址访问。后
最后一个地址（ FFFFH）到达时，地址锁存器
翻转到0000H 。没有限制到数
可以与一个单一的被访问的字节的读或写
操作。
数据传输
地址信息发送完毕后，
总线主控器和之间的数据传输
FM24V05可以开始。用于读出操作的
FM24V05将放置8个数据位的总线上，然后等待
为感谢来自主站。如果
确认时， FM24V05将转移
下一个连续字节。如果确认没有发送，
该FM24V05将结束读操作。对于写
操作时， FM24V05将接受来自8个数据位
主然后发送一个应答。所有数据
转移发生MSB（最高显著位）在前。
该FM24V05被设计的方式来操作
非常类似于其他的2线接口存储器
产品。主要的差别从结果
F-RAM的性能更高的写入能力
技术。这些改进导致一些
的FM24V05和一个类似的差异
在配置写入EEPROM 。完整
操作为写操作和读操作进行说明
下文。
写操作
所有的写操作首先从器件地址，然后记忆
地址。总线主机表示写操作
通过设定的最低位从地址（R / W位）到
“0”。处理后，总线主机发送的每个字节
数据的存储器和存储生成
应答条件。任何数量的连续
字节可以被写入。如果地址范围的结束
在内部达成，地址计数器将返回
从FFFFh到0000h 。
不像其他的非易失性存储器技术，有
没有有效的写操作延迟， F-RAM 。自从
读取和写入底层的访问时间
存储器是相同的，用户遇到无延迟
通过该总线。发生在整个存储器周期
时间少于单个总线时钟。因此，任何
操作包括读或写可发生
立即写入以下。应答查询，
与EEPROM器件中使用的技术，以确定是否
写操作完成时是不必要的，永远
返回就绪状态。
在内部， 8后实际内存写操作
th
数据位被传输。这将是之前的完整
确认被发送。因此，如果用户希望
中止写入，而不改变存储器的内容，
这应该利用启动或停止前的条件进行
到8
th
数据位。该FM24V05不使用网页
缓冲。
存储器阵列可以使用写保护
WP引脚。此功能仅适用于FM24V05
设备。设置WP引脚为高电平状态（V
DD
)
将写保护的所有地址。该FM24V05会
不承认被写入的数据字节
受保护的地址。此外，地址计数器
会不会增加，如果写操作尝试这些
地址。设置WP到低电平状态（Ⅴ
SS
）会
停用此功能。 WP是内部下拉。
下面图5和图6示出了一个单字节和
多字节写周期。
文件编号： 001-84462修订版* B
第17页5
