FM24V05 - 512KB I2C FRAM
概观
该FM24V05是一个家庭的串行F- RAM存储器
设备。存储器阵列被逻辑地组织成一个
65,536 ×8位的存储器阵列，并使用访问
行业标准的两线（我
2
C）接口。实用
在F -RAM的操作类似于串行
EEPROM 。之间的主要区别
FM24V05和串行EEPROM是F -RAM “超群
写性能。
双线接口
该FM24V05采用了双向两线总线
协议使用很少的引脚或电路板空间。图2
示出了使用一个典型的系统配置
FM24V05在基于微控制器的系统中。该
行业标准的两线总线是熟悉的许多
用户，但在本节进行说明。
按照惯例，将数据发送到任何设备
总线发送器，而对于目标设备
这个数据是接收机。正在控制设备
总线是主。主负责
产生的时钟信号执行所有操作。任何
正被控制的总线上的设备是从设备。
该FM24V05始终是一个从设备。
该总线协议是由过渡态的控制
SDA和SCL信号。有四个条件
包括启动，停止，数据位，或确认。身材
图3示出了指定4的信号条件
状态。详细时序图中示出
电气规格部分。
VDD
内存架构
当访问FM24V05 ，用户地址
每8个数据位65,536地点。这些数据位
串行移位。 65536地址
使用两线协议访问，其中包括
从器件地址（以区分其他非内存
设备）和一个2字节的地址。所有的16个地址位
用于访问存储器所用的解码器。
对存储器操作的存取时间主要
零以外所需的串行通信协议的时间。
即，存储器读出或写入时的速度
两线总线。不象一个EEPROM ，它不是
要轮询设备的就绪状态
因为写发生在总线速度。即，通过在时间
新的总线事务可以被移入部分，一个
写操作就完成了。这是在说明
在下面的接口部分更多的细节。
用户希望从几个明显的系统优势
由于其快速的写入周期和高的FM24V05
耐力与EEPROM相比。但
也有不太明显的好处。例如
在高噪声的环境中，在快速的写操作
不易受腐败比EEPROM
因为它是很快完成。与此相反，一个
EEPROM需要毫秒写的是
容易受到噪声中多循环。
应注意的是，用户“的责任，以确保
V
DD
是数据表的公差，以防止内
不正确的操作。
微控制器
R
民
= 1.1 K
欧姆
R
最大
= t
R / CBUS
SDA
SCL
SDA
SCL
FM24V05
A0
A1
A2
FM24V05
A0
A1
A2
图2.典型系统配置
文件编号： 001-84462修订版* B
第17页3
