位置：首页 > IC型号导航 > 首字符W型号页 > 首字符W的型号第41页 > W631GG6KB-11 > W631GG6KB-11 PDF资料 > W631GG6KB-11 PDF资料1第20页
W631GG6KB
动态ODT功能目前不支持DLL关闭模式。用户必须使用MRS命令来设置
Rtt_WR ， MR2 { A10 ， A9 } = { 0,0 } ，禁用动态ODT外部。
7.3.2.2
输出驱动器阻抗控制
DDR2 SDRAM器件的输出驱动器阻抗被选中MR1 （比特A1和A5 ），为
在图6中示出。
7.3.2.3
ODT
TT
值
DDR3 SDRAM能够提供两种不同的终止值（ Rtt_Nom和Rtt_WR ）的。该
标称终止值Rtt_Nom进行编程MR1 。一个单独的值（ Rtt_WR ）可能
在MR2编程以使一个独特
TT
当ODT在写使能值。该Rtt_WR
值可以在即使Rtt_Nom被禁用写入应用。
7.3.2.4
附加延迟（ AL ）
支持附加延迟（ AL ）的操作，使指令和数据总线效率的可持续
带宽的DDR3 SDRAM 。在该操作中， DDR3 SDRAM允许进行读或写命令
（具有或不具有自动预充电）被激活的命令后，立即发出。该
命令举行的附加延迟（ AL ），它是在设备内部发行前的时间。该
读取延迟（ RL ）是由AL和CAS延迟（ CL ）的总和控制寄存器的设置。写
延迟（ WL ）由AL和CAS写入延迟（ CWL ）寄存器设置的总和控制。一
的AL寄存器选项总结示于表2中。
表2 - 附加延迟（ AL ）的设置
A4
0
0
1
1
注意：
AL具有CL的值 - 1或CL - 2按照在MR0寄存器中编程的CL值。
A3
0
1
0
1
AL
0 （ AL禁用）
CL - 1
CL - 2
版权所有
7.3.2.5
写调整
为了获得更好的信号完整性， DDR3内存模块采用了电传操纵拓扑结构的命令，
地址，控制信号和时钟。在飞越布局具有减少的数量的好处
存根和它们的长度，但它也导致时钟和选通之间的飞行时间偏差，在对每个DRAM的
的DIMM 。这使人们难以对控制器来维持吨
DQSS
, t
DSS
和叔
DSH
特定连接的阳离子。
因此， DDR3 SDRAM支持write练级“功能允许控制器来补偿
歪斜。参见第7.9
“写三通一平”
第29页了解更多详情。
7.3.2.6
输出禁用
在DDR3 SDRAM输出可以启用/禁用通过MR1 （位A12） ，如图6。当
启用此功能（ A12 = 1 ） ，所有输出引脚（DQS ， DQS ， DQS ＃等）从断开
设备，从而消除了输出驱动器的任何负载。测量时，此功能可能很有用
模块电源，例如。对于正常操作， A12应设置为0 ' 。
出版日期： 2013年2月27日
修订版A04
- 20 -
