ADV7330–SPECIFICATIONS
参数
静态性能
1
（没有过采样率）
决议
积分非线性
微分非线性
2
， +已经
微分非线性
2
， -ve
数字输出
输出低电压，V
OL
输出高电压，V
OH
三态泄漏电流
三态输出电容
数字和控制输入
输入高电压，V
IH
输入低电压，V
IL
输入漏电流
输入电容，C
IN
模拟输出
满量程输出电流
输出电流范围
DAC至DAC匹配
输出顺从电压范围，V
OC
输出电容，C
OUT
参考电压
内部基准电压范围，V
REF
外部参考范围，V
REF
V
REF
当前
4
电源要求
正常功耗模式
I
DD5
I
DD_IO
I
AA7, 8
睡眠模式
I
DD
I
AA
I
DD_IO
电源抑制比
民
(V
AA
= 2.375 V至2.625 V ，V
DD
= 2.375 V至2.625 V ; V
DD_IO
= 2.375 V至3.6 V ，
V
REF
= 1.235 V ，R
SET
= 3040 , R
负载
= 300 。所有规格牛逼
民
给T
最大
（0 ℃至70 ℃） ，除非另有说明。 ）
典型值
最大
单位
条件
11
1.5
0.5
1.0
0.4 [0.4]
3
2.4 [2.0]
3
±
1.0
2
2
0.8
3
2
4.1
4.1
0
4.33
4.33
1.0
1.0
7
1.235
1.235
±
10
4.6
4.6
1.4
位
最低位
最低位
最低位
V
V
A
pF
V
V
A
pF
mA
mA
%
V
pF
V
V
A
I
SINK
= 3.2毫安
I
来源
= 400
A
V
IN
= 0.4 V, 2.4 V
V
IN
= 2.4 V
1.15
1.15
1.3
1.3
170
110
95
1.0
24
200
10
250
0.01
190
6
28
mA
mA
mA
mA
mA
A
A
A
%/%
SD （ 16 × ）
PS（ 8× ）
HDTV （ 2 × ）
笔记
1
过采样禁用。静态DAC性能将增加过采样率得到改善。
2
DNL测量从理想的实际的DAC输出的电压阶跃的偏差。对于+已经DNL ，实际步进值位于上方的理想步长值;对于-ve DNL ，
实际步进值位于下面的理想步长值。
3
括号内为V值
DD_IO
= 2.375 V至2.75 V.
4
需要外部电流过载的内部V
REF
.
5
I
DD
时，电路的电流，是用于驱动数字芯所需的连续电流。
6
最大保证通过鉴定。
7
I
AA
需要的总电流供给所有DAC包括V
REF
电路和锁相环电路。
8
对所有DAC 。
特定网络阳离子如有更改，恕不另行通知。
–4–
版本B
