16 bit 模数½换器
TM7715
输入模拟电压不应超过 V
DD
+30mV,不应½于 GND-30mV。GND-200mV 的输入电压也可采用，
½高温时漏电流将增加。
VREF = REF IN （ + ） -REF IN（ - ）
。
只有½加½½一个 CMOS 负½½时，这些逻辑输出电平才适用于 MCLK OUT。
+25℃时测试样品，以保证一致性。
校准后，如果模拟输入超过正满标度,½换器将输出全 1,如果模拟输入½于负满标度，将输出全 0。
在模拟输入端所加校准电压的极限不应超过 V
DD
+为30mV或负于GND -30mV 。
½用晶½或陶瓷谐振器½为器件的时钟源时 （通过 MCLK 引脚 ）
DD
电流和功耗随晶½和谐振
，V
器的类型而变化 （见“时钟和振荡器电路”部分）
。
在等待模式下，
外部的主时钟继续运行， 电压时等待电流增加到 150 μ A， 电压时增加到 75
5V
3V
μ A。½用晶½或陶瓷谐振器½为器件的时钟源时，内部振荡器在等待模式下继续运行，电源电流
功耗随晶½和谐振器的类型而变化 （参看“等待模式”一节）
。
在直流状态测量，适用于选定的通频带.50Hz时， PSRR超过120分贝（滤波器陷波为25Hz的或
50赫兹）， 60赫兹时， PSRR超过120分贝（滤波器陷波为20Hz的或60Hz）的
。
。
PSRR由增益和VDD决定，如下：
增益
V
DD
=3V
V
DD
=5V
1
86
90
2
78
78
32
92
90
128
93
91
八、定时参数
（V
DD
= + 2.7V + 5.2V ; GND = 0V ; F
CLKIN
= 2.4567MHz ;输入逻辑0 = 0 V ，逻辑1 = V
DD
除非
另有说明）
参数
f
CLKIN3,4
在T限制
民
,T
最大
（B版）
400
2.5
单位
kHzmin
兆赫最大
ns（最小值）
ns（最小值）
NS周一
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最大值）
ns（最小值）
ns（最小值）
条件/评论
主时钟频率：晶体振荡器或
外部提供
对于指定的性能
主时钟输入低电平时间。吨
CLKIN
=1/ f
CLKIN
主时钟输入高电平时间。
DRDY的时候了
RESETPulsewidth
DRDY到CS建立时间
CS下降沿到SCLK上升沿建立时间
SCLK下降沿到数据有效延迟
V
DD
=+5V
V
DD
=+3.0V
SCLK高脉冲宽度
SCLK低脉冲宽度
9
www.titanmec.com
t
CLKIN LO
t
CLKIN HI
t
1
t
2
0.4×t
CLKIN
0.4×t
CLKIN
500×t
CLKIN
100
0
120
0
80
100
读操作
t
3
t
4
t
55
t
6
t
7
100
100
泰坦微电子
V1.1
