飞利浦半导体
产品speci fi cation
PRML读取通道与PR4 ，
8/9 ENDEC ， 4连拍伺服
伺服定时输出
P32P4910A
先前描述的双电平限定符用于产生RDS / RDS和PPOL定时信号。该
RDS / RDS输出引脚的脉冲低为一个由双电平限定符限定每个正或负的伺服峰。该
的RDS / RDS的脉冲宽度可以选择为15纳秒或27纳秒，在进样环控制的RDSPW位
注册。该PPOL输出引脚提供脉冲极性信息为合格的山峰，在那里PPOL = 1的
正峰和PPOL = 0为负峰值。为了减少噪声传播的RDS / RDS和PPOL输出仅
活跃在伺服模式。
+阈值
（ + LSTH ）
DP / DN
（ -LSth ）
- 门槛
RDS
PPOL
图15 ： RDS / RDS和PPOL与DP / DN关系
串口电路描述
串行端口接口被用来编程P32P4910A的17的内部寄存器。启用串行端口
数据传输时的串行数据使能（ SDEN ）引脚为高电平（ "1" ） 。 SDEN必须对任何断言前高
传输和应该保持高电平，直到完成传送。在每个传输结束SDEN应
带来低（ "0" ） 。
当SDEN为高电平时，数据呈现给串行数据（ SDATA ）引脚将被锁存到每个P32P4910A
串行时钟（ SCLK ）的上升沿。 SCLK的上升沿应只发生在地址或数据的所需位
被呈现在串行数据线。串行数据传输必须发生在16位的数据包。如果超过16上升
在时间SDEN很高，只有最后16被认为是有效的接收SCLK的边缘。对于所有有效
传输时，数据被锁存到SDEN的下降沿的内部寄存器。
每个16位的传输由一个读/写控制位的（必须总是被复位，即， R / W = "0"为只写），接着
3器件选择位，4个地址位和8位数据位。该器件选择和地址位选择的内部寄存器
要写入。设备选择，地址和数据字段输入LSB在前， MSB最后，在LSB被定义为第0位。
这三个器件选择位选择设备的飞利浦半导体串行总线上与传达的类型
1996年5月29日
26
