飞利浦半导体
产品speci fi cation
PRML读取通道与PR4 ，
8/9 ENDEC ， 4连拍伺服
E
QUALIZATION
Q
UALITY
M
onitor
P
OINT
P32P4910A
均衡品质因数"Q"可以通过编程ATOSEL位被选择为在ATO的输出端子输出
在掉电寄存器和应作为用于选择用于公里的合适值的导
2.
该信号是
通过计算从采样的数据处理器的系统的"real"和"canceled"零的绝对距离衍生
这是两个零电平的偏移值，校正电路之间建立接地。那么不对称因子
（ QASYM ）中减去与所得到的信号被全波整流，并利用四个时间1低通滤波的
常数可以与2 QTC位在控制操作模式寄存器＃ 2进行编程。该信号然后被
缓冲和差分复用的ATO引脚。的总增益为ATO引脚4的信号被引用到
MAXREF/2.
均衡品质因数可以在值出现在同步字节举行通过设置于WP / LT的FREZQ位检测
注册。该值将举行约。 10毫秒，而不是重置。税务局输出也可以从外部过滤
提供时间常数，适用于平均超过了整个行业的主要部分，或。对电容器
外部添加的过滤器必须从外部复位。
x
n
k
m2
D
k
m1
x
n-1
D
x
n-2
D
k
m1
x
n-3
D
k
m2
x
n-4
S
y
n
y
n
= k
m2
x
n
+ k
m1
x
n-1
+ x
n-2
+ k
m1
x
n-3
+ k
m2
x
n-4
+1
+1
+1
需要更多的刺激
减小公里
0V
0
0V
k
m1
系数的适应力'0'的样本为0V
0
+1
需要更少的升压
加大公里
SM00026
图8： 5抽头均衡器的框图
时基发生器电路描述
时基发生器（TBG ）是基于锁相环电路，它提供了一个可编程参考频率的数据
分离器，用于恒定密度记录应用。这个时基发生器的输出频率可以被编程
经由M，N和DR寄存器一个小于1％的精度。 TBG的输出频率，的F out ，应编程
尽可能接近到（ （ 9/8 ） * NRZ数据速率） 。时基还提供了写时序参考
预补偿，以使预补偿跟踪基准时基周期。
时基发生器需要一个外部无源环路滤波器来控制其PLL的锁定特性。此过滤器
全差分和为了减少共模噪声的影响平衡。
在读取，写入和空闲模式下，可编程时基发生器用于提供稳定的参考频率
数据分离器。在写和空闲模式下，时基发生器的输出，通过控制测试时选择
模式寄存器，可以在TPB +和TPB-测试引脚进行监控。在读模式中， TBG的输出不应该
选择用于在测试引脚，使得抖动在数据分离器PLL的可能性被最小化输出。
1996年5月29日
19
