位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第1622页 > MSC8252TVT1000B > MSC8252TVT1000B PDF资料 > MSC8252TVT1000B PDF资料1第37页
电气特性
图11
示出了DDR2和DDR3 SDRAM接口的输入时序图。
MCK [N ]
MCK [N ]
t
MCK
MDQS [N ]
t
DISKEW
MDQ [N ]
t
DISKEW
D0
D1
t
DISKEW
图11. DDR2和DDR3 SDRAM接口输入时序图
2.6.1.2
DDR SDRAM输出AC时序规范
表21. DDR SDRAM输出AC时序规范
参数
符号
1
t
MCK
t
DDKHAS
0.917
1.10
t
DDKHAX
0.767
1.02
t
DDKHCS
0.917
1.10
t
DDKHCX
0.767
1.02
t
DDKHMH
–0.4
–0.6
t
DDKHDS ，
t
DDKLDS
t
DDKHDX ，
t
DDKLDX
t
DDKHMP
t
DDKHME
300
375
300
375
–0.9
×
t
MCK
–0.4
×
t
MCK
0.375
0.6
5
—
—
—
—
—
–0.6
×
t
MCK
ps
ps
5
ps
ps
ns
ns
—
—
—
—
ns
ns
ns
4
—
—
ns
ns
3
—
—
ns
ns
3
—
—
ns
ns
3
民
2.5
最大
5
单位
ns
笔记
2
3
表21
提供输出AC时序规格为DDR SDRAM接口。
MCK [n]的周期时间
ADDR / CMD输出设置相对于MCK
800 MHz的数据率
667 MHz的数据率
ADDR / CMD相对于MCK输出保持
800 MHz的数据率
667 MHz的数据率
MCSn输出设置相对于MCK
800 MHz的数据率
667 MHz的数据率
MCSn关于MCK输出保持
800 MHz的数据率
667 MHz的数据率
MCK为MDQS倾斜
800 MHz的数据率
667 MHz的数据率
MDQ / MECC / MDM输出设置相对于MDQS
= 800兆赫
667 MHz的
MDQ / MECC / MDM相对于MDQS输出保持
= 800兆赫
667 MHz的
MDQS序言
MDQS后同步
MSC8252双核数字信号处理器数据手册，第3
飞思卡尔半导体公司
37
