PLL650-02
低EMI网络LAN时钟
3. DC规格
参数
工作电压
输入高电压
输入低电压
输入高电压
输入低电压
输入高电压
输入低电压
输出高电压
输出低电压
输出高电压，在
CMOS电平
工作电源电流
短路电流
额定输出电流*
额定输出电流*
内部上拉电阻
内部上拉电阻
符号
VDD
V
IH
V
IL
V
IH
V
IL
V
IH
V
IL
V
OH
V
OL
V
OH
I
DD
I
S
I
OUT
I
OUT
R
up
R
up
条件
分钟。
3.13
典型值。
VDD/2
VDD/2
马克斯。
3.47
在VDD / 2 - 1
0.5
单位
V
V
V
V
V
V
V
V
V
V
对于所有的三电平输入
对于所有的三电平输入
对于所有正常输入
对于所有正常输入
I
OH
= -25mA
I
OL
= 25毫安
I
OH
= -8mA
空载
CMOS输出电平
TTL输出电平
6,8引脚
3脚
VDD-0.5
2
0.8
2.4
0.4
VDD-0.4
35
±100
35
20
40
25
60
120
mA
mA
mA
mA
k
k
*： SDRAM输出的优势是增加了一倍（ 。也就是最小的CMOS电平70毫安，典型CMOS电平是80毫安）
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转01年5月2日第5页
