DDR和DDR2 SDRAM
6.2
DDR SDRAM AC电气特性
本节提供了交流电气特性的DDR SDRAM接口。在DDR
控制器同时支持DDR1和DDR2内存。 DDR1支持具有以下的AC定时
在333 MHz的数据率。 DDR2的支持与下列AC时序数据速率下降到
333兆赫。
6.2.1
DDR SDRAM输入AC时序规范
表16. DDR2 SDRAM输入AC时序规格为1.8 V接口
表16
提供输入AC时序规格为DDR SDRAM时， GV
DD
（典型值） = 1.8 V.
在推荐工作条件
参数
AC输入低电压
交流输入高电压
符号
V
IL
V
IH
民
—
MV
REF
+ 0.25
最大
MV
REF
– 0.25
—
单位
V
V
表17
提供输入AC时序规格为DDR SDRAM时， GV
DD
（典型值） = 2.5 V.
表17. DDR SDRAM输入AC时序规格为2.5 V接口
在推荐的工作条件。
参数
AC输入低电压
交流输入高电压
符号
V
IL
V
IH
民
—
MV
REF
+ 0.31
最大
MV
REF
– 0.31
—
单位
V
V
表18
提供输入AC时序规格为DDR SDRAM接口。
表18. DDR SDRAM输入AC时序规范
在推荐的工作条件。
参数
控制器歪斜MDQS - MDQ / MECC
533兆赫
400兆赫
333兆赫
符号
t
CISKEW
民
最大
单位
ps
笔记
1, 2
–300
–365
–390
300
365
390
注意事项：
1. t
CISKEW
代表歪斜的MDQS [n]和任何相应的位之间所消耗的控制器的总量是
捕获与MDQS [n]的。这应该减去的总时序预算。
2.歪斜的，可以从MDQS容忍到相应的MDQ信号量称为吨
DISKEW
。这可以是
由以下公式确定：吨
DISKEW
= ± （T / 4 - ABS （T
CISKEW
）），其中T是时钟周期和腹肌（叔
CISKEW
）是
吨的绝对值
CISKEW
.
MPC8548E的PowerQUICC III集成处理器的硬件规格，版本8
飞思卡尔半导体公司
21
