文档修订历史记录

24文档修订历史记录

表88

提供了一个修订历史的MPC8548E硬件规格。

表88.文档修订历史记录

启示录

数

8

日期

04/2011

实质性的改变（S ）

增加

第14.1节， “ GPOUT / GPIN电气特性。 ”

- 更新

表71 ，

“ MPC8548E引脚上市， ”

表72 ，

“ MPC8547E引脚上市， ”

表73 ，

“ MPC8545E引脚上市， ”和

表74 ，

“ MPC8543E引脚上市， ”以反映TDO信号

在HRSET *断言没有驱动。

- 更新

表87 ，

“部分编号命名”用版本。 2.1.3硅信息。

“在

表37 ， “ MII管理AC时序规范，

改性的第五行，从“ MDC到MDIO

延迟tMDKHDX （ 16 × tptb_clk × 8 ） - 3 - （ 16 × tptb_clk × 8 ） + 3 “到” MDC到MDIO延迟tMDKHDX

（ 16 × TCCB × 8 ） - 3 - （ 16 × TCCB × 8 ） + 3“。

- 更新

在HiCTE的图55 ， “机械尺寸和底部表面命名

FC- CBGA和FC- PBGA具有完全盖

和图注。

“在

第5.1节“上电爬坡速率”

补充解释，即上电爬坡速率要求

避免误触发ESD电路。

“在

表13

改变所需的升温速率从545 V / s的MVREF和VDD / XVDD / SVDD 3500 V / S

对于MVREF和4000 V / s的VDD 。

“在

表13

删除升温速率要求XVDD / SVDD 。

“在

表13

脚注1改为关注的电压范围为0-400 mV至20-500mV 。

“在

表13

添加脚注2解释说， VDD电压上升率是为了控制升温速率

AVDD引脚。

“在

表27 ，

“ GMII接收AC时序规范， ”改变占空比规格40/60至

七十五分之三十五为RX_CLK占空比。

在更新tMDKHDX

表37 ，

“ MII管理AC时序规范。 ”

增加了一个参考版本2.1.2 。

- 更新

表55中， “ MII

管理AC时序规范。 “

增加

第5.1节“上电斜率。 ”

“在

表1

.Absolute最大额定值

1

“，并在

表2

“推荐工作条件”

移动文本，从LV“ MII管理电压”

DD

/ TV

DD

以OV

DD

，增加了“以太网管理”，以

的输入电压部分OVDD行。

“在

表5

“ SYSCLK AC时序规范，补充说：”笔记7和8，系统时钟频率和周期

时间。

“在

表36 ，

“ MII管理DC电气特性”，改变了LV的所有实例

DD

/ OV

DD

to

OV

DD

.

修改

第16条， “高速串行接口（ HSSI ） ， ”

以反映只有一个串行解串器。

改进的DDR CLK分率从133到166兆赫。

改进的音符

表75 ，

“处理器内核时钟规格（ MPC8548E和MPC8547E ） ， ” 。 “

“在

表56

“差分发射器（TX ）输出规格， ”修改意见的方程

列，并改变“LO”的所有实例，以“ L0 。 ”此外，补充说明8 。

“在

表57 ，

“差分接收器（ RX ）输入规格”，在注释栏中修改公式，

和记3 ，改变“ TRX -EYE中值至最大值 - 抖动”，以“T

RX -EYE中值至最大值 - 抖动

.”

修改

表83

“相对于内存频率频率系统时钟的选项。 ”

增加对记

第4.1节“系统时钟时序”

到SYSCLK的限制到100MHz如果芯

频率小于1200 MHz的

“在

表71 ，

“ MPC8548E引脚ListingTable

72,

“ MPC8547E引脚ListingTable

73,

“MPC8545E

引脚排列ListingTable

74,

“ MPC8543E引脚上市， ”补充说明5到LA [ 28:31 ] 。

增加了照会

表83

“相对于内存频率频率系统时钟的选项。 ”

7

09/2010

6

12/2009

5

10/2009

4

04/2009

MPC8548E的PowerQUICC III集成处理器的硬件规格，版本8

140

飞思卡尔半导体公司