输入时钟
4.2
实时时钟定时
该RTC输入由平台时钟（CCB时钟）进行采样。采样锁存器的输出是再
作为输入到PIC的柜台和E500的时基单位。没有抖动
规范。实时时钟信号的最小脉冲宽度应大于2×的期间
建行时钟。也就是说，最小时钟高电平时间为2
×
t
建行
和最小时钟低电平时间为2
×
t
建行
。那里
没有最低RTC频率;如果不需要的话，RTC可以接地。
4.3
eTSEC千兆参考时钟时序
表7
提供eTSEC千兆参考时钟（ EC_GTX_CLK125 ） AC时序规范
在MPC8533E 。
表7. EC_GTX_CLK125 AC时序规范
参数/条件
EC_GTX_CLK125频率
EC_GTX_CLK125周期时间
EC_GTX_CLK上升和下降时间
LV
DD
，电视
DD
= 2.5 V
LV
DD
，电视
DD
= 3.3 V
EC_GTX_CLK125占空比
GMII ， TBI
1000BASE -T的RGMII ， RTBI
符号
f
G125
t
G125
t
G125R
/t
G125F
民
—
—
—
典型值
125
8
—
0.75
1.0
t
G125H
/t
G125
45
47
—
55
53
%
2
最大
—
—
单位
兆赫
ns
ns
笔记
—
—
1
注意事项：
1.上升和下降时间为EC_GTX_CLK125从0.5到2.0 V的L /电视测
DD
= 2.5 V ，以及0.6和2.7 V的
L / TVDD = 3.3 V.
2. EC_GTX_CLK125用于生成GTX的时钟为eTSEC发射机，用2％的降解。 EC_GTX_CLK125税
周期可以从47 ％/ 53％ ，只要被松开的物理层设备可容忍由eTSEC产生的占空比
GTX_CLK 。看
8.5.4节， “ RGMII和RTBI AC时序规范， ”
对于占空比的10Base -T和100Base -T
参考时钟。
4.4
平台FIFO限制
请注意，基于平台的速度下FIFO的最大速度的限制。
对于FIFO GMII模式：
FIFO TX / RX时钟频率
≤
平台的时钟频率
÷
4.2
例如，如果平台频率为533兆赫，则FIFO的TX / RX时钟频率应该不
超过127兆赫。
对于FIFO编码方式：
FIFO TX / RX时钟频率
≤
平台的时钟频率
÷
3.2
例如，如果平台频率为533兆赫，则FIFO的TX / RX时钟频率应该不
超过167兆赫。
MPC8533E的PowerQUICC III集成处理器的硬件规格，版本5
飞思卡尔半导体公司
15
