时钟
21时钟
图53
示出的时钟的装置内的内部分布。
MPC8308
e300内核
×M的
1
e300
PLL
csb_clk
CLK树
x长
2
系统
PLL
REF
24-66兆赫
SYS_CLK_IN
fb
CLK
根
ddr_clk
lbc_clk
DDR
时钟
分频器
/2
/n
LBC
时钟
分频器
MCK [0： 2]
MCK [0： 2]
DDR
内存
设备
当地
公共汽车
内存
设备
SD_CLK
eSHDC
PCI Express的
协议
变流器
eTSEC1
TSEC1_RX_CLK
PCVTR多路复用器
SD_REF_CLK
SD_REF_CLK_B
百分之一百二十五兆赫
1
2
+
-
PLL
的SerDes PHY
TSEC1_TX_CLK/
TSEC1_GTX_CLK125
倍增因子M = 1 ，1.5， 2 ，2.5和3值是由RCWLR决定[ COREPLL ] 。
乘法因数L = 2， 3，4， 5和6的价值是由RCWLR决定[ SPMF ] 。
图53. MPC8308时钟子系统
以下外部时钟源利用的MPC8308 ：
系统时钟（ SYS_CLK_IN ）
以太网时钟（ TSEC1_RX_CLK / TSEC1_TX_CLK / TSEC1_GTX_CLK125的eTSEC ）
的SerDes PHY时钟
eSHDC时钟（ SD_CLK ）
欲了解更多信息，请参阅该章的SerDes
MPC8308的PowerQUICC II Pro处理器
参考手册。
所有时钟输入可以使用外部固定振荡器，时钟生成芯片，或其他一些被提供
源，它提供一个标准的CMOS方波输入。
MPC8308的PowerQUICC II Pro处理器硬件规格，第2版
76
飞思卡尔半导体公司
