高速串行接口（ HSSI ）
记
图20 ，图23
以下仅供参考概念。由于该
事实，即时钟驱动器芯片的内部结构，输出阻抗，并
终端需求是不同的时钟驱动器芯片之间的不同
制造商，这是很可能的是，时钟电路参考
通过时钟驱动芯片供应商提供的设计是从什么不同
如下所示。他们也可能各不相同，从一个供应商到另一个。因此，
飞思卡尔半导体公司既不能提供最佳的时钟驱动器
参考电路，也不保证在下一个时钟的正确性
驱动程序连接的参考电路。系统设计师推荐
联系所选择的时钟驱动器芯片供应商的最优参考
与MPC8308的SerDes电路的参考时钟接收器的要求
本文档中提供。
图20
显示串行解串器参考时钟连接参考电路的HCSL型时钟驱动器。它
假定在时钟驱动器芯片的DC电平是与MPC8308 SerDes的参照时钟兼容
输入的DC要求。
HCSL CLK驱动芯片
CLK_OUT
33
Ω
SD_REF_CLK
50
Ω
MPC8308
时钟驱动器
33
Ω
CLK_OUT
100
Ω
差分电路板走线
SerDes的参考价值。
CLK接收器
SD_REF_CLK
50
Ω
共50个
Ω.
假设时钟驱动器的
输出阻抗是约16个
Ω.
时钟驱动器供应商的依赖
源端接电阻
图20.直流耦合与HCSL时钟驱动器差分连接（仅供参考）
MPC8308的PowerQUICC II Pro处理器硬件规格，第2版
30
飞思卡尔半导体公司
