电气特性
5
6
7
为了获得最大的闪存性能，设置为0B1 。
这是操作中的一些增强模式下的额定最大频率。最大速度是最大速度
允许包括频率调制（FM） 。 270 MHz的部分允许264 MHz系统内核时钟（F
SYS
） + 2 ％ FM
和132兆赫的时钟平台（F
platf
） + 2 ％ FM 。
初步设定。终凝待定表征。
4.11
4.11.1
AC规格
时钟
该
图16
示出了上MPC5674F各个块的操作频率域。
PLLCFG [0：1 ]
CORE
SYSDIV
÷
X
f
SYS
÷
2
IPG DIV SEL
EXTAL
PLL
f
platf
f
PERIPH
平台/
块/
FL灰
SIU_SYSDIV [ SYSCLKDIV [ 0 ： 1 ]
X = 2，4 ，8或16
SIU_SYSDIV [ BYPASS]
X=1
SIU_SYSDIV [ IPCLKDIV [ 0 ： 1 ]
SIU_ECCR [ EBDF [ 0 ： 1 ]
注意：
t
cycsys
= 1 / f
SYS
t
CYC
= 1 / f
platf
÷
2 =除以2
÷
X =除以X中，这取决于SIU_SYSDIV [ BYPASS]
和SIU_SYSDIV [ SYSCLKDIV ] 。
ETPU DIV SEL
f
的eTPU
的eTPU /
NDEDI
DIV
f
ebi_cal
EBI
CAL BUS
D_CLKOUT
（ D_CLKOUT不可
在所有的包，不能
被编程为快
比FSYS / 2 ）。
图16. MPC5674F模块工作频率域图
表28
示出根据设备的时钟模式的配置设置的各个块的操作频率（见
表29
和
表30
对位设置的说明） 。
MPC5674F微控制器数据手册，第6
飞思卡尔半导体公司
43
