电气特性
4.9
规格
1
2
eQADC电气特性
表20. eQADC转换规范（操作）
特征
ADC时钟（ ADCLK ）频率
转换周期
单端转换周期12位
决议
单端转换周期10位
决议
单端转换周期8位
决议
注意：
差分转换（分钟）为一个时钟
周期小于所述单端
转换值列在这里。
停止模式恢复时间
1
决议
2
INL ： 8 MHz的ADC时钟
3
INL ： 16 MHz的ADC时钟
3
DNL ： 8 MHz的ADC时钟
3
DNL ： 16 MHz的ADC时钟
3
失调误差校准无
偏移误差校准
无需校准满量程增益误差
与校准满量程增益误差
非破坏性的输入电流注入
7, 8, 9, 10
增量错误是由于注入电流
11, 12
频率为8 MHz TUE值
13, 14
（校准）
在16 MHz的TUE值
13, 14
（校准）
符号
f
ADCLK
CC
2 + 14
2 + 12
2 + 10
128 + 14
128 + 12
128 + 10
民
2
最大
16
单位
兆赫
ADCLK周期
3
4
5
6
7
8
9
10
11
12
13
14
15
16
1
2
3
4
5
6
7
8
T
SR
—
INL8
INL16
DNL8
DNL16
OFFNC
OFFWC
GAINNC
GAINWC
I
INJ
E
INJ
TUE8
TUE16
10
1.25
–4
4
–8
4
–3
4
–3
4
0
4
–4
4
–120
4
–4
4,6
–3
—
—
—
—
—
4
4
8
4
3
4
3
4
100
4
4
4
0
4
4
4,6
3
+4
4
+4
4,6
+8
μs
mV
最低位
5
最低位
最低位
最低位
最低位
最低位
最低位
最低位
mΑ
COUNTS
COUNTS
COUNTS
停止模式恢复的时间是从任在ADC控制寄存器使能位的时间设定的时间
该ADC是准备从开机到完全准确度= 8毫秒执行conversions.Delay 。
在V
RH
– V
RL
= 5.12 V，一个计数= 1.25毫伏，而无需使用pregain 。
INL和DNL从V测试
RL
+ 50 LSB至V
RH
- 50 LSB 。该eQADC保证是单调在10位精度
（ 12位分辨率的选择） 。
新的设计目标。实际规格将改变如下特征。保证金用于生产还没有完全
包括在内。
在V
RH
– V
RL
= 5.12 V， 1 LSB = 1.25毫伏。
该值是频率为8 MHz有效的，它是± 8计数频率为16 MHz 。
下面破坏性的电流条件下，所强调的通道有$ 3FF的模拟输入大于转换值
V
RH
美元和000值小于V
RL
。其它信道不受到非破坏性条件。
超限可能对强调渠道和非重读频道转换错误。在期限内完成过渡
不影响设备可靠性或造成永久性的损害。
MPC5674F微控制器数据手册，第6
飞思卡尔半导体公司
39
