MP7651
8
地址总线
8
3
A0至A2
8085
ALE
8212
+5 V
E1
E3
WR
8
E2
74LS138
地址
解码器
数据总线
超氧化物歧化酶
LD CLK CS0P到CS3P
SDI
MP7651
RST
注意事项：
从系统复位
由WR和地址译码产生8000 1.时钟
2.数据通过执行存储器写指令输入DAC移位寄存器。时钟输入
通过地址8000和WR解码生成的。数据随后被装入DAC寄存器与存储器
写指令，以解决4000 。
3.串行数据必须存在于右对齐格式中的寄存器 & L时微处理器。
图10. 8085接口（简体图）
MP7651评估板
1.6 Vp-p的
测量
卜FF器
5 pF的
1k
测试负载
DUT
VR0 VO0
VR1 VO1
VR2 VO2
VR3 VO3
VR4 VO4
VR5 VO5
VR6 VO6
VR7 VO7
N / C
SDI
SDO
CLK
LD
RST
N / C
DGND
20 pF的
5k
V
OUT
MP7651
所有电阻= 50
除非另有说明
设置为1（无衰减）所有DAC的增益
图1.串扰测量设置
修订版2.00
12
