MP7651
8通道，电压输出
10 MHz的输入带宽8位乘法
DAC，串行数字数据端口
和片选解码器
特点
8个独立的2象限乘法8位DAC
串行数字输入数据和地址端口（ 3线
标准），加上内部芯片地址译码器
双电源（ + 5V典型值）。
高速：
- 12.5 MHz数字时钟速率
– V
REF
到V
OUT
建立时间： 150ns的到
8位（典型值）
- 参考电压输入带宽：
10兆赫（典型值）
低功耗：为150mW （典型值）
低压交流电压基准馈通
优秀的通道至通道隔离
DNL = 0.8 LSB ， INL = 1 LSB （典型值）
DAC的匹配+ 0.5 ％ （典型值）
低谐波失真：典型的0.25 ％
随着V
REF
= 1 V P-P @ 1兆赫
V
REF
/ 2输出预设水平
闭锁证明
大于2000 V ESD保护
应用
吃
过程控制（低噪音）
会聚调整高
高分辨率显示器（工作站）
数字增益/衰减/偏移控制
微调更换
概述
该MP7651是理想的视频直接增益控制， compos-
伊特视频， CCD和其它高频模拟信号。 DE-的
副包括8通道高速，高带宽，两个
象限乘法器， 8位精度的数字 - 模拟转换器。
它包括每个能够驱动通道输出驱动缓冲器
+ 1mA（典型值）的负载。 DNL优于0.8 LSB实现
以优于0.5 ％的通道与通道之间的匹配。 Stabil-
性，匹配和精度的DAC是使用实现
Exar的薄膜技术。此外，优良的通道至通道
隔离是实现了与EXAR公司的BiCMOS工艺，能够 -
不使用通常的CMOS技术来实现。
开环架构（专利申请中）提供了广阔
从V小信号带宽
REF
输出高达10 MHz （典型值） ，
快速输出稳定时间，和V
REF
馈通隔离
-65dB或更好。另外，在0.25 ％的数量级的低失真
用1伏峰 - 峰值， 1 MHz的信号。
每个V的指定和恒定输入阻抗
REF +
IN-
放提供了灵活性以实现最佳系统设计。串行数据
3线标准
μ-处理器
逻辑接口减少了引脚数量，
封装尺寸（ 28引脚） ，和电路板线（空间） 。此外，该
内部芯片选择解码器可以很容易菊花链与 -
出除了单独的控制逻辑。
MP7651制造在一个结隔离，高速，双
金属，线性BiCMOS工艺兼容（ BiCMOS工艺IV
TM
）薄膜电阻
器。这个过程使精密高速的模拟/数字
（混合模式）电路被制造在同一芯片上。
修订版2.00
1
MP7651
销刀豆网络gurations
见包装科
包装尺寸
VR1
VO1
VO2
VR2
VR3
VO3
V
CC
V
EE
GND
VO4
VR4
VR5
VO5
VO6
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VR0
VO0
CS3P
CS2P
RST
LD
CLK
SDO
SDI
CS1P
南方东英
VO7
VR7
VR6
VR1
VO1
VO2
VR2
VR3
VO3
V
CC
V
EE
GND
VO4
VR4
VR5
VO5
VO6
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VR0
VO0
CS3P
CS2P
RST
LD
CLK
SDO
SDI
CS1P
南方东英
VO7
VR7
VR6
28引脚PDIP （ 0.300 “ ）
NN28
28引脚SOIC （ EIAJ ， 0.335 “ ）
R28
OUT引脚定义
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
名字
VR1
VO1
VO2
VR2
VR3
VO3
V
CC
V
EE
GND
VO4
VR4
VR5
VO5
VO6
VR6
描述
DAC 1参考输入
DAC输出1
DAC输出2
2 DAC参考输入
DAC 3参考输入
DAC输出3
正电源
负电源
地
DAC输出4
4 DAC参考输入
5 DAC参考输入
DAC输出5
DAC输出6
6 DAC参考输入
PIN号
16
17
18
19
20
21
22
23
24
25
26
27
28
名字
VR7
VO7
南方东英
CS1P
SDI
SDO
CLK
LD
RST
CS2P
CS3P
VO0
VR0
描述
7 DAC参考输入
DAC输出7
片选位0 （ LSB ）
片选位1
串行数据/地址输入
串行数据输出
移位寄存器的时钟
负载信号;加载数据
到选定的DAC
复位信号;重置所有DAC来
V
REF
/2
片选位2
片选第3位（ MSB ）
DAC输出0
DAC 0参考输入
修订版2.00
3
MP7651
电气特性表
描述
数字定时
特定网络阳离子
2, 4
输入时钟脉冲宽度
数据建立时间
数据保持时间
CLK到SDO传输延迟
DAC寄存器加载脉冲宽度
复位脉冲宽度
时钟边沿加载上升沿
时钟边沿加载下降沿
负载下降沿到SDO
三态使能
负载上升沿到SDO
3 -STATE DISABLE
负载下降沿到CLK禁用
负载上升沿CLK启用
LD建立时间相对于
到CLK
CS0 - CS3建立时间与
对于LD
t
CH
, t
CL
t
DS
t
DH
t
PD
t
LD
t
RST
t
CKLD1
t
CKLD2
t
HZ1
t
HZ2
t
LDCK1
t
LDCK2
t
LDSU
t
CSLD
40
10
15
40
100
50
100
0
50
35
25
35
15
25
100
60
100
0
60
50
40
50
20
35
50
10
15
50
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
符号
民
25
°
C
典型值
最大
TMIN至TMAX
民
最大
单位
条件
注意事项：
1
满量程范围（ FSR ）为3V 。
2
保证，但未经生产测试。
3
数字输入电平不应低于地或高于正电源电压，否则可能会损坏。
4
参见图2和3 。
5
仅供参考输入脉冲：吨
R
= t
F
> 100纳秒。
规格若有变更，恕不另行通知
绝对最大额定值（ TA = 25
°
C除非另有说明）
1, 2
V
CC
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +6.5 V
V
EE
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -6.5 V
V
Ri
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 V
CC
到V
EE
V
Oi
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 V
CC
到V
EE
数字输入&输出电压
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 GND -0.5到V
CC
+0.5 V
工作温度范围
扩展工业。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40
°
C至+ 85
°
C
最高结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 150
°
C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65
°
C至+150
°
C
引线温度（焊接， 10秒） 。 。 。 。 。 。 。 。 。 。 。 +300
°
C
封装功耗额定值@ 75
°
C
PDIP ， SOIC 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1000MW
减额以上75
°
温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。为6mW /
°
C
注意事项：
1
条件超过上述“绝对最大额定值”，可能对器件造成永久性损坏。这是一个
是不是值仅为运行在或高于本规范暗示的保证。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性。
2
任何输入引脚，可以看到的绝对最大额定值之外的值应该由肖特基二极管钳位得到保护
（ HP5082-2835 ）从输入引脚连接到电源。
所有的输入有保护二极管
这将防止短路装置
对小于100mA的电源瞬态外不到100
s.
应用信息
请参考第8的应用程序的信息
修订版2.00
5
MP7651
8通道，电压输出
10 MHz的输入带宽8位乘法
DAC，串行数字数据端口
和片选解码器
特点
8个独立的2象限乘法8位DAC
串行数字输入数据和地址端口（ 3线
标准），加上内部芯片地址译码器
双电源（ + 5V典型值）。
高速：
- 12.5 MHz数字时钟速率
– V
REF
到V
OUT
建立时间： 150ns的到
8位（典型值）
- 参考电压输入带宽：
10兆赫（典型值）
低功耗：为150mW （典型值）
低压交流电压基准馈通
优秀的通道至通道隔离
DNL = 0.8 LSB ， INL = 1 LSB （典型值）
DAC的匹配+ 0.5 ％ （典型值）
低谐波失真：典型的0.25 ％
随着V
REF
= 1 V P-P @ 1兆赫
V
REF
/ 2输出预设水平
闭锁证明
大于2000 V ESD保护
应用
吃
过程控制（低噪音）
会聚调整高
高分辨率显示器（工作站）
数字增益/衰减/偏移控制
微调更换
概述
该MP7651是理想的视频直接增益控制， compos-
伊特视频， CCD和其它高频模拟信号。 DE-的
副包括8通道高速，高带宽，两个
象限乘法器， 8位精度的数字 - 模拟转换器。
它包括每个能够驱动通道输出驱动缓冲器
+ 1mA（典型值）的负载。 DNL优于0.8 LSB实现
以优于0.5 ％的通道与通道之间的匹配。 Stabil-
性，匹配和精度的DAC是使用实现
Exar的薄膜技术。此外，优良的通道至通道
隔离是实现了与EXAR公司的BiCMOS工艺，能够 -
不使用通常的CMOS技术来实现。
开环架构（专利申请中）提供了广阔
从V小信号带宽
REF
输出高达10 MHz （典型值） ，
快速输出稳定时间，和V
REF
馈通隔离
-65dB或更好。另外，在0.25 ％的数量级的低失真
用1伏峰 - 峰值， 1 MHz的信号。
每个V的指定和恒定输入阻抗
REF +
IN-
放提供了灵活性以实现最佳系统设计。串行数据
3线标准
μ-处理器
逻辑接口减少了引脚数量，
封装尺寸（ 28引脚） ，和电路板线（空间） 。此外，该
内部芯片选择解码器可以很容易菊花链与 -
出除了单独的控制逻辑。
MP7651制造在一个结隔离，高速，双
金属，线性BiCMOS工艺兼容（ BiCMOS工艺IV
TM
）薄膜电阻
器。这个过程使精密高速的模拟/数字
（混合模式）电路被制造在同一芯片上。
修订版2.00
1
MP7651
销刀豆网络gurations
见包装科
包装尺寸
VR1
VO1
VO2
VR2
VR3
VO3
V
CC
V
EE
GND
VO4
VR4
VR5
VO5
VO6
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VR0
VO0
CS3P
CS2P
RST
LD
CLK
SDO
SDI
CS1P
南方东英
VO7
VR7
VR6
VR1
VO1
VO2
VR2
VR3
VO3
V
CC
V
EE
GND
VO4
VR4
VR5
VO5
VO6
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VR0
VO0
CS3P
CS2P
RST
LD
CLK
SDO
SDI
CS1P
南方东英
VO7
VR7
VR6
28引脚PDIP （ 0.300 “ ）
NN28
28引脚SOIC （ EIAJ ， 0.335 “ ）
R28
OUT引脚定义
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
名字
VR1
VO1
VO2
VR2
VR3
VO3
V
CC
V
EE
GND
VO4
VR4
VR5
VO5
VO6
VR6
描述
DAC 1参考输入
DAC输出1
DAC输出2
2 DAC参考输入
DAC 3参考输入
DAC输出3
正电源
负电源
地
DAC输出4
4 DAC参考输入
5 DAC参考输入
DAC输出5
DAC输出6
6 DAC参考输入
PIN号
16
17
18
19
20
21
22
23
24
25
26
27
28
名字
VR7
VO7
南方东英
CS1P
SDI
SDO
CLK
LD
RST
CS2P
CS3P
VO0
VR0
描述
7 DAC参考输入
DAC输出7
片选位0 （ LSB ）
片选位1
串行数据/地址输入
串行数据输出
移位寄存器的时钟
负载信号;加载数据
到选定的DAC
复位信号;重置所有DAC来
V
REF
/2
片选位2
片选第3位（ MSB ）
DAC输出0
DAC 0参考输入
修订版2.00
3
MP7651
电气特性表
描述
数字定时
特定网络阳离子
2, 4
输入时钟脉冲宽度
数据建立时间
数据保持时间
CLK到SDO传输延迟
DAC寄存器加载脉冲宽度
复位脉冲宽度
时钟边沿加载上升沿
时钟边沿加载下降沿
负载下降沿到SDO
三态使能
负载上升沿到SDO
3 -STATE DISABLE
负载下降沿到CLK禁用
负载上升沿CLK启用
LD建立时间相对于
到CLK
CS0 - CS3建立时间与
对于LD
t
CH
, t
CL
t
DS
t
DH
t
PD
t
LD
t
RST
t
CKLD1
t
CKLD2
t
HZ1
t
HZ2
t
LDCK1
t
LDCK2
t
LDSU
t
CSLD
40
10
15
40
100
50
100
0
50
35
25
35
15
25
100
60
100
0
60
50
40
50
20
35
50
10
15
50
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
符号
民
25
°
C
典型值
最大
TMIN至TMAX
民
最大
单位
条件
注意事项：
1
满量程范围（ FSR ）为3V 。
2
保证，但未经生产测试。
3
数字输入电平不应低于地或高于正电源电压，否则可能会损坏。
4
参见图2和3 。
5
仅供参考输入脉冲：吨
R
= t
F
> 100纳秒。
规格若有变更，恕不另行通知
绝对最大额定值（ TA = 25
°
C除非另有说明）
1, 2
V
CC
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +6.5 V
V
EE
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -6.5 V
V
Ri
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 V
CC
到V
EE
V
Oi
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 V
CC
到V
EE
数字输入&输出电压
到GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 GND -0.5到V
CC
+0.5 V
工作温度范围
扩展工业。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40
°
C至+ 85
°
C
最高结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 150
°
C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65
°
C至+150
°
C
引线温度（焊接， 10秒） 。 。 。 。 。 。 。 。 。 。 。 +300
°
C
封装功耗额定值@ 75
°
C
PDIP ， SOIC 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1000MW
减额以上75
°
温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。为6mW /
°
C
注意事项：
1
条件超过上述“绝对最大额定值”，可能对器件造成永久性损坏。这是一个
是不是值仅为运行在或高于本规范暗示的保证。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性。
2
任何输入引脚，可以看到的绝对最大额定值之外的值应该由肖特基二极管钳位得到保护
（ HP5082-2835 ）从输入引脚连接到电源。
所有的输入有保护二极管
这将防止短路装置
对小于100mA的电源瞬态外不到100
s.
应用信息
请参考第8的应用程序的信息
修订版2.00
5
QQ：800888908 复制
