低成本ARCNET （ ANSI 878.1 ）控制器2K ×8板载RAM
nTXEN
t1
t3
nPULSE1
t9
t4
nPULSE2
（内部时钟）
t5
t7
t6
t2
最后一位
（ 3200 NS位TIME）
t8
t13
t10
RXIN
t11
参数
t1
t2
t3
t4
t5
t6
t7
t8
t9
t13
t10
t11
t12
t12
民
-25
典型值
1600*
3200*
最大
50
单位
nS
nS
nS
nS
nS
nS
nS
nS
nS
nS
nS
nS
nS
nPULSE2高至低nTXEN
nPULSE1脉冲宽度
nPULSE1期
nPULSE2低到nPULSE1低
nPULSE2高时间
nPULSE2低电平时间
nPULSE2期
nPULSE2高到nTXEN高
（第一到最后一位之后的时间上升沿nPULSE2 ）
nTXEN低到第一nPULSE1低**
从去年位时间为nTXEN高**
RXIN主动脉冲宽度
RXIN期
RXIN无效脉冲宽度
-25
50
800*
800*
1600*
-25
5500
3900
10
20
1600*
3200*
50
5700
4100
以上数值为312.5 Kbps的。
其它数据速率如下所示。
T
DR
是数据速率周期
*t5, t6 = T
DR
/4
*t2, t7, t10 = T
DR
/2
*t3, t11 = T
DR
7
**t9 =
4
x深
DR
+/- 100纳秒
**t13 =
5
4
x深
DR
+/- 100纳秒
图8.11 - 底板状态传送或接收时序
（这些信号，并从差分驱动器或电缆）
牧师05年4月15日
第58页
SMSC COM20019I
数据表
