位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第0页 > MC9328MX21_10 > MC9328MX21_10 PDF资料 > MC9328MX21_10 PDF资料1第18页
特定网络阳离子
表11. DPLL规格（续）
参数
MF整数部分
MF分子
MF分母
频率锁定时间后，
完全复位
频率锁定时间后，
部分复位
相位锁定的时间后
完全复位
相位锁定的时间后
部分复位
频率抖动（ P-P ）
相位抖动（ P-P ）
功耗
测试条件
–
应小于分母
–
FOL模式对于非整数的MF
（不包括预多锁定时间）
FOL模式对于非整数的MF
（不包括预多锁定时间）
FPL模式和整数MF
（不包括预多锁定时间）
FPL模式和整数MF
（不包括预多锁定时间）
–
整数MF ， FPL模式， VCC = 1.7V
FOL模式，整数MF ，
f
DCK
= 560 MHz时， VCC = 1.5V
最低
5
0
1
350
220
480
360
–
–
–
典型
–
–
–
400
280
530
410
0.02
1.0
1.5
最大
15
1022
1023
450
330
580
460
0.03
1.5
–
单位
–
–
–
T
REF
T
REF
T
REF
T
REF
2T
DCK
ns
mW
（ AVG）
3.6
复位模块
与POR和RESET_IN复位模块的时序关系如图
图2
和
网络连接gure 3 。
注意， NVDD必须上升到至少1.7V为NVDD1和2.7V为NVDD2-6前
QVDD被加电，以防止向前偏压。
POR
1
可以根据不同的晶体进行调整
启动时间为32kHz或32.768kHz的
RESET_POR
2
确切的300毫秒
3
7个周期@ CLK32
RESET_DRAM
HRESET
RESET_OUT
4
14个循环@ CLK32
CLK32
HCLK
上电复位与图2的时序关系
MC9328MX21技术数据，版本3.4
18
飞思卡尔半导体公司
