功能说明
功能引脚说明
功能引脚说明
片选（ CS ）
在33291通过接收其MCU通信
CS
引脚。当该引脚为逻辑低电平状态，数据可以
由SI引脚的方式从MCU转移到33291
从33291到MCU通过SO引脚。 Clocked-
在来自MCU的数据从33291移位传送
寄存器和锁存到所述功率输出的上升沿
的
CS
信号。上的下降沿
CS
信号，沥干
状态信息是从功率输出传送然后
加载到该装置的移位寄存器。该
CS
脚也
控制串行输出（SO）端子的输出驱动器。
每当
CS
引脚变为逻辑低状态， SO引脚
输出驱动器被启用功能允许传送信息
从33291到MCU 。为了避免数据损坏或
产生伪数据，就必须高到低
的过渡
CS
信号发生只有当SCLK为在逻辑
低状态。
数据位SI状态。移位寄存器满后8位
信息输入完毕。为了保持数据的完整性，
应注意不要过渡SI作为SCLK过渡
从低到高逻辑状态。
串行输出（ SO ）
串行输出（SO）引脚是从输出的三态
移位寄存器。 SO引脚保持在高阻抗
状态，直到
CS
引脚变为逻辑低状态。所谓数据
报告漏极状态，或高或低的相对向
以前的命令字。 SO引脚上改变国家
个SCLK上升沿和读出上的下降沿
SCLK 。当输出为OFF ，而不是故障，在
相应的SO数据位为高电平。当输出是
开，并且不存在故障时，在相应的数据位
SO引脚将逻辑低状态。在SI / SO移位数据
如下一个先入先出（FIFO ）协议与输入和
输出字的第一传送的MSB。参照
图18中的
在DO位是最高位对应于输出7
相对于之前的命令字。 SO引脚不
受影响的状态
RST
引脚。
系统时钟（ SCLK）
的系统时钟（SCLK ）引脚钟表内部移位
该33291.串行输入寄存器（ SI ）引脚接受数据
进入输入移位在SCLK的下降沿注册
而串行输出（ SO ）引脚的数据移动信息信号
出在SCLK信号的上升沿将SO线驱动的。
移位寄存器的伪时钟必须避免向
数据有效性的保证。重要的是SCLK引脚处于
逻辑低状态时的片选（
CS
）销品牌
任何过渡。出于这个原因，它是推荐的，但不是
绝对必要的， SCLK引脚保持在一个较低的逻辑
状态，只要不被访问的设备（
CS
在逻辑高
状态） 。当
CS
处于逻辑高电平状态，在SCLK信号
和SI引脚被忽略，所以是三态（高
阻抗） 。看到在数据传输时序图
图18中的
页面
17.
复位（ RST ）
在33291复位（
RST
）引脚为低电平有效。它用于清除
SPI移位寄存器。在这样做时，所有的输出开关设置
在OFF 。随着设备的系统的MCU ，在初始
系统上电时，MCU保持
RST
该装置的销
在逻辑低状态，以确保所有的输出为OFF ，直到两个
在V
DD
和V
PWR
引脚电压是足够的预见
操作。经过33291复位，单片机准备
断言所有的输出开关OFF最初的系统控制。
如果在V
PWR
在33291的脚经历了一个低电压，
以下正常工作， MCU应该拉
RST
针
低关闭输出和清除输入数据寄存器中。
该
RST
引脚为低电平有效，并具有内部上拉下来
纳入，以确保操作的可预测性应该
单片机开路的外部上拉了下来。内部上拉
只有25下是
A,
，得到安全，方便地实现对
MCU。该
RST
在33291的引脚应该拉到逻辑
低状态中的至少250毫微秒的持续时间，以确保可靠的一个
复位。
对系统的复位延迟一个简单的功率可
通过使用由一个RC网络的编程
从旁路电容器
RST
引脚接地，电阻
到V
DD
，说明
图17 。
应当慎重
保证了电容的适当履行。小心注意
消除了不利的延迟
RST
与MCU的伤害
如果拉复位线拉低，从而实现
初始化导通延迟。它可以更容易地掺入
延迟到软件程序，并使用一个并行端口引脚
单片机控制33291
RST
引脚。
串行指令（ SI ）
该引脚用于串行指令（SI）的数据的输入。 SI是
阅读在SCLK的下降沿。逻辑高电平状态存在
该引脚上时， SCLK信号的上升沿将编写一个特定的
输出OFF 。反过来，
CS
引脚断开的特定输出
的上升沿
CS
信号。相反地，逻辑低状态
本SI引脚上的将要编程的输出为ON，反过来，
销接通上的上升沿特定输出
CS
信号。
编程33291 ON或OFF ，八个输出的
数据的8位串行数据流需要是同步
进入SI引脚开始输出7 ，其次是
输出6 ，输出5 ，依此类推，到输出0参照
图18中的
在DO位是最显著位（MSB）
对应于输出7.对于SCLK信号的每个上升，
同
CS
在逻辑低状态时，一个数据位的指令保持（ON或
OFF ）是同步加载到每移位寄存器
33291
模拟集成电路设备数据
飞思卡尔半导体公司
15
