电气特性
电气性能曲线
t
R（ SI ）
< 50纳秒
0.7 V
DD
50%
t
F（ SI ）
< 50纳秒
5.0 V
0.2 V
DD
V
DD
= 5.0 V
V
PWR
= 14 V
SCLK
0
V
OH
R
L
= 26
t
DLY （ LH ）
SO
（低到高）
0.2 V
DD
0.7 V
DD
33291
CS
SO
（高到低）
t
有效
0.7 V
DD
t
R（ SO ）
t
F（ SO ）
V
OL
V
OH
0.2 V
DD
下
TEST
C
L
产量
t
DLY （ HL ）
V
OL
C
L
表示测试夹具和探头的总电容。
的SO （低到高）的内部条件，使得输出
低到高的转变
CS
使SO输出从切换
高电平变为低电平。
图9.开关时间测试电路
图7.有效数据延迟时间和
有效的时间波形
V
DD
= 5.0 V
V
PWR
= 11 V
t
R（ SI ）
CS
0.2 VDD
< 50纳秒
t
F（ SI ）
< 50纳秒
0.7
VDD
5.0 V
0
90%
10%
TSO （EN ）
90%
33291
CS
下
TEST
Ι
L
= 2.0 Α
(Ουτπυτ ΟΝ)
产量
C
L
= 20 pF的
SO
（高到低）
TSO （ DIS ）
VTRI国家
10%
t
SO （ DIS ）
VOH
TSO （EN ）
90%
TSO （ DIS ）
C
L
表示测试夹具和探头的总电容。
VTRI国家
SO
（低到高）
10%
1. SO （高到低）的波形是内部条件， SO输出
这么输出为低电平时，输出被禁用，因为DE-的结果，除了
tecting电路故障与CS的高逻辑状态;例如，负载开路。
2. SO（低到高）的波形是用于与内部条件如SO输出
这么输出为高电平时，输出被禁用，因为DE-的结果，除了
tecting电路故障与CS的高逻辑状态;例如，缩短了负载。
图10.输出故障松脱禁用
延迟测试电路
图8.启用和禁用时间波形
33291
10
模拟集成电路设备数据
飞思卡尔半导体公司
