位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第0页 > M24LR64-R_1006 > M24LR64-R_1006 PDF资料 > M24LR64-R_1006 PDF资料4第50页
位表示和编码
M24LR64-R
11.2
11.3
位编码使用两个副载波
高数据传输速率
为逻辑0时开始，8个脉冲，在423.75千赫（F
C
/ 32 ），然后加入9脉冲484.28千赫
(f
C
/ 28 ），如图
图31 。
为快速命令，在x2模式不可用。
图31.逻辑0 ，高数据速率
37.46s
ai12074
逻辑1开始与9脉冲484.28千赫（F
C
/ 28 ），接着8个脉冲在423.75千赫
(f
C
/ 32 ），如图
图32 。
为快速命令，在x2模式不可用。
图32为逻辑1 ，高数据速率
37.46s
ai12073
11.4
低数据速率
为逻辑0时开始用32个脉冲，在423.75千赫（F
C
/ 32 ），其次是36脉冲484.28千赫
(f
C
/ 28 ），如图
图33 。
为快速命令，在x2模式不可用。
图33为逻辑0 ，低数据速率
149.84s
ai12072
逻辑1开始与36脉冲484.28千赫（F
C
/ 28 ），其次是32脉冲423.75千赫
(f
C
/ 32 ），如图
图34 。
为快速命令，在x2模式不可用。
图34为逻辑1 ，低数据速率
149.84s
ai12075
50/128
文档ID 15170牧师10
