P
RODUCT
S
PECIFICATION
Z89223/273/323/373
16-B
IT
D
IGITAL
S
IGNAL
P
ROCESSORS
同
A / D C
ONVERTER
特点
设备
Z89223
Z89273
Z89323
Z89373
包
44 - PLCC ， 44 - PQFP
44-PLCC
64 - TQFP ， 68 - PLCC ， 80 - PQFP
64 - TQFP ， 68 - PLCC ， 80 - PQFP
只读存储器
（ K字）
8
8
8
8
OTP
（ K字）
数据RAM
（字）
512
512
512
512
MIPS
20
20
20
20
工作范围
片上外设
5V ±10%
0 ° C至70 ° C标准温度
-40 ° C至+ 85°C扩展级温度
4通道， 8位半闪速A / D转换器
串行外设接口（SPI ）
个通用计数器/定时器
- 两个脉宽调制器（ PWM ）
- 两个看门狗定时器（ WDT）
多达40位的I / O
PLL系统时钟
三个向量中断维修八大来源
低功耗时钟模式与唤醒选项
DSP核心
16位定点DSP ， 24位ALU和累加器
单周期乘法和ALU操作
六级硬件堆栈
六个数据RAM指针和十六个程序存储器
POINTERS
RISC处理器，具有30指令类型
概述
该Z893x3产品是高性能的数字信号
处理器（ DSP ）与改进的哈佛结构为特色的
图灵独立的程序和数据的双存储体。该
设计用于以最小的处理能力优化
的硅片面积。
该Z893x3 24分之16位架构可容纳AD-
vanced信号处理算法。操作perfor-
曼斯高效的架构，提供了确定性的IN-
梁支执行。压缩，滤波，频率
检测，音频，声音检测，语音合成，并oth-
呃重要的算法都可以实现。
DS000202-DSP0599
六个数据RAM指针提供循环缓冲区能力
和同时双操作数的读取。三矢量IN-
中断随时由6层堆栈补充。
通过集成一个高速的4通道， 8位A / D转换， SPI ，三
计数器/定时器， PWM和看门狗定时器的支持，以及多达40个
我比特/ O时， Z893x3家庭提供了一个紧凑的低成本
系统解决方案。
为了支持各种各样的发展要求，
Z893x3 DSP产品系列具有成本效益
Z89223 / 323 8K字的ROM 。该Z89273 / 373 ，一
1
Z89223/273/323/373
16位数字信号处理器， A / D转换器
ZiLOG公司
概述
（续）
OTP版本Z89223 / 323 ，是理想的原型和
早期生产的基础之上。
贯穿本说明书中，引用了Z893x3 DE-
副同样适用于Z89223 / 273 /三百七十三分之三百二十三，除非oth-
erwise规定。
注意事项：
带上划线的所有信号都是低电平有效。为
例如，在RD / WR ， RD为高电平有效和WR是
低电平有效。对于I / O端口， P1.3表示端口1位3针
所谓的NC是“无连接” - 他们不连接
任何权力，理由或信号。
电源连接遵循传统的描述：
连接
动力
地
电路
V
CC
GND
设备
V
DD
V
SS
节目
ROM / OTP
8192x16
PADDR
DDATA0
数据RAM0
256x16
D0:0–3:0
DADDR0
DDATA1
数据RAM1
256x16
D0:1–3:1
DADDR1
端口0
EA2–EA0
ED15–ED0
DS
等待
RD / WR
PDATA
8
8
16
16
16-Bit
外设
接口
16
节目
控制
单位
停止
RESET
CLKI
CLKO
银行
开关
16
相
锁定
环
X
Y
ADDR
根
Unit0
P0:0
P1:0
P2:0
8
16
DDATA
ADDR
根
Unit1
P0:1
P1:1
P2:1
8
16
8-Bit
A / D
16
16
16 MSB
16
VAHI
AN0
AN1
AN2
AN3
VALO
P1.0或INT2
P1.1或CLKOUT
P1.2或SDI
P1.3或SDO
P1.4或SS
P1.5或SCLK
P1.6或UI0
P1.7或UI1
堆
端口1
LPF
倍增器
P
16 MSB
8位I / O
24
V
DD
V
SS
AV
CC
AGND
24
ALU
24
移
24
16
MUX
24
16位计数器
定时器， PWM
16位计数器
定时器， PWM
SPI
16位计数器
定时器
端口2
P2.0或INT0
P2.1和INT1
P2.2或TMO0
P2.3或TMO1
P2.4或等待
P2.5或UI2
P2.6或TMO2
P2.7
8位I / O
累加器
24
16 MSB
4输入
4输出
P3.7–P3.4
P3.3–P3.0
图1. Z892X3 / 3x3的功能框图
2
DS000202-DSP0599
Z89223/273/323/373
16位数字信号处理器， A / D转换器
ZiLOG公司
引脚功能
EA2–EA0.
外部地址总线（输出锁存） 。这些
VAHI 。
模拟高参考电压（输入） 。该引脚
引脚提供外部寄存器地址。此地址
在内部和外部的访问总线被驱动。一
多达7用户定义外部寄存器被选中
该处理器读取或写入。 EXT7总是被保留
用于由所述处理器使用。
ED15–ED0.
外部数据总线（输入/输出） 。这些引脚
提供用于模拟的满刻度电压的参考
输入信号。
VALO 。
模拟低参考电压（输入） 。该引脚
提供用于模拟的零电压基准IN-
把信号。
AV
CC
-AGND 。
滤波后的模拟电源和接地必须
是为用户定义的外部寄存器的数据总线和
由P0口是共用的。这些引脚通常是三态，前
概念时，这些寄存器被指定为目的地的稳压
存器中的写指令到外部外围设备，或者当
端口0使能输出。这个总线使用所述控制信号
RD / WR ，DS和等待，地址引脚EA2 - EA0 。
DS
。数据选通（输出）。该引脚提供数据选通
提供独立的引脚以减少AN-数字噪声
考勤电路。
多功能引脚。
该Z89223 / 273 /三百七十三分之三百二十三DSP fami-
信号为ED总线。 DS是活跃传输到/从EX-
ternal外设而已。
RD / WR 。
读/写选择（输出） 。该引脚控制
LY提供了一个用户可配置的I / O结构，这意味着
大部分的I / O引脚提供双重功能。的功能，
方向（输入或输出） ，以及用于输出，则characteris-
抽动（推挽或开漏）都是根据用户的控制，由
作为适当的编程配置寄存器
在I / O端口部分所述。以下共享I / O
端口引脚：
INT0–INT2.
外部中断（输入，边沿触发） 。
数据方向信号为所述外部数据总线。数据是可用
能够从处理器上ED15 - ED0当该信号和
DS都很低。
等待
。等待状态（输入） 。该引脚采样在上升
适当的建立和保持时间的时钟边沿。一
单等待状态可以在内部通过设置来生成
相应位处于等待状态寄存器。必须将用户
推动这一行，如果多等待状态是必需的。该引脚
与端口2共享。
CLKI 。
时钟（输入）。该引脚是时钟电路的输入。它
这些引脚提供三种八个中断源
中断控制器。每个可编程为rising-
边缘或下降边缘触发。其他五个中断
来源是片上外设。
CLKOUT 。
系统时钟（输出）。该引脚可访问
到内部处理器时钟。
SDI 。
串行数据（输入） 。该引脚为SPI串行数据
输入。
SDO 。
串行数据输出（输出）。该引脚为SPI串行数据
可以由一个信号驱动或连接到32KHz的晶体。
CLKO 。
时钟（输出） 。该引脚是时钟电路的输出。
输出。
SS.
从选择（输入） 。该引脚用于SPI从机模式
它是用于操作用32 kHz晶振和PLL
来产生系统时钟。
停止
。暂停状态（输入） 。该引脚终止程序执行。
只。 SS的建议SPI的，这是一个串行传输的目标
从外部主机。
SCLK 。
SPI时钟（输入/输出） 。该引脚处于输出
该处理器继续执行NOP指令和亲
程序计数器保持不变，而这个引脚保持为低电平。
该引脚提供了一个内部上拉电阻。
RESET
。复位（输入） 。该引脚复位处理器。它推挽
主模式和输入从机模式。
UI0 ， UI1 。
用户输入（输入）。这些通用输入
ES程序计数器（ PC）的压入堆栈的内容
然后取出从程序存储器中一个新的PC值AD-
装扮0FFCH RESET信号释放后。状态
寄存器被设置为全零。上电时， RAM和其他稳压
存器是不确定的，但是，它们保持不变以
随后的复位。 RESET可以异步断言。
AN0–AN3.
模拟量输入（输入） 。这些是模拟输入
引脚由条件分支直接测试指令
系统蒸发散。它们也可以被理解为在状态寄存器中的位。
这些是不需要特殊的异步输入信号
时钟同步。计数器/定时器0和
计数器/定时器可以使用其中任一引脚作为输入。
UI2.
用户输入（输入）。该引脚为输入
计数器/定时器2 。
TMO0/UO0.
计数器/定时器输出或用户输出0 （输出
把引脚。模拟输入信号应VALO之间
和VAHI精确转换。
启用和计数器/定时器被禁止，该引脚亲
4
放） 。计数器/定时器0和计数器/定时器1可以亲
编程提供有关该引脚输出。当用户的输出
志愿组织的状态寄存器的补位5 。
DS000202-DSP0599
ZiLOG公司
TMO1/UO1.
计数器/定时器输出或用户输出1 （输出
Z89223/273/323/373
16位数字信号处理器， A / D转换器
放） 。计数器/定时器0和计数器/定时器1可以亲
编程提供有关该引脚输出。当用户的输出
启用和计数器/定时器被禁止，该引脚亲
志愿组织的状态寄存器的补位6 。
TMO2.
计数器/定时器2输出（输出） 。该引脚为
注意：
这些引脚没有引出的44引脚封装。
P2.7–P2.0.
端口2（输入/输出） 。这些引脚端口2 IN-
计数器的输出/定时器2
P0.15–P0.0.
端口0 （输入/输出） 。这是一个16位的用户I / O
端口。位可以被配置为输入或输出，或全球
为漏极开路输出。当启用时， P0口使用16个数据
线ED总线。这些引脚的功能可以镝
通过写端口0配置namically改变
寄存器。高字节，也可配置为端口1为
在I / O端口部分所述。
P1.7–P1.0.
端口1（输入/输出） 。这些引脚端口1 IN-
投入或产出时未配置为外设接口安排
ES 。下面的7引脚功能抢先使用
当启用时P2.6 - P2.0 。 INT0 ， INT1 ， TMO0 / UO0 ，
TMO1 / UO1 ，等待， UI2 ， TMO2 。 P2.7不包括
双重功能。
注意：
P2.7 - P2.5没有引出的44引脚封装。
以下端口引脚仅在80引脚
包装：
P3.7–P3.4.
端口3 （输出） 。这些引脚端口3输出。
P3.3–P3.0.
端口3 （输入） 。这些引脚端口3输入。
投入或产出时没有配置用作特殊目的
构成外围接口。以下八引脚功能
当启用时抢占使用这些引脚。 INT2 ， CLKOUT ，
SDI ， SDO ， SS ， SCLK ， UI0 ， UI1 。
DS000202-DSP0599
5
P
RODUCT
S
PECIFICATION
Z89223/273/323/373
16-B
IT
D
IGITAL
S
IGNAL
P
ROCESSORS
同
A / D C
ONVERTER
特点
设备
Z89223
Z89273
Z89323
Z89373
包
44 - PLCC ， 44 - PQFP
44-PLCC
64 - TQFP ， 68 - PLCC ， 80 - PQFP
64 - TQFP ， 68 - PLCC ， 80 - PQFP
只读存储器
（ K字）
8
8
8
8
OTP
（ K字）
数据RAM
（字）
512
512
512
512
MIPS
20
20
20
20
工作范围
片上外设
5V ±10%
0 ° C至70 ° C标准温度
-40 ° C至+ 85°C扩展级温度
4通道， 8位半闪速A / D转换器
串行外设接口（SPI ）
个通用计数器/定时器
- 两个脉宽调制器（ PWM ）
- 两个看门狗定时器（ WDT）
多达40位的I / O
PLL系统时钟
三个向量中断维修八大来源
低功耗时钟模式与唤醒选项
DSP核心
16位定点DSP ， 24位ALU和累加器
单周期乘法和ALU操作
六级硬件堆栈
六个数据RAM指针和十六个程序存储器
POINTERS
RISC处理器，具有30指令类型
概述
该Z893x3产品是高性能的数字信号
处理器（ DSP ）与改进的哈佛结构为特色的
图灵独立的程序和数据的双存储体。该
设计用于以最小的处理能力优化
的硅片面积。
该Z893x3 24分之16位架构可容纳AD-
vanced信号处理算法。操作perfor-
曼斯高效的架构，提供了确定性的IN-
梁支执行。压缩，滤波，频率
检测，音频，声音检测，语音合成，并oth-
呃重要的算法都可以实现。
DS000202-DSP0599
六个数据RAM指针提供循环缓冲区能力
和同时双操作数的读取。三矢量IN-
中断随时由6层堆栈补充。
通过集成一个高速的4通道， 8位A / D转换， SPI ，三
计数器/定时器， PWM和看门狗定时器的支持，以及多达40个
我比特/ O时， Z893x3家庭提供了一个紧凑的低成本
系统解决方案。
为了支持各种各样的发展要求，
Z893x3 DSP产品系列具有成本效益
Z89223 / 323 8K字的ROM 。该Z89273 / 373 ，一
1
Z89223/273/323/373
16位数字信号处理器， A / D转换器
ZiLOG公司
概述
（续）
OTP版本Z89223 / 323 ，是理想的原型和
早期生产的基础之上。
贯穿本说明书中，引用了Z893x3 DE-
副同样适用于Z89223 / 273 /三百七十三分之三百二十三，除非oth-
erwise规定。
注意事项：
带上划线的所有信号都是低电平有效。为
例如，在RD / WR ， RD为高电平有效和WR是
低电平有效。对于I / O端口， P1.3表示端口1位3针
所谓的NC是“无连接” - 他们不连接
任何权力，理由或信号。
电源连接遵循传统的描述：
连接
动力
地
电路
V
CC
GND
设备
V
DD
V
SS
节目
ROM / OTP
8192x16
PADDR
DDATA0
数据RAM0
256x16
D0:0–3:0
DADDR0
DDATA1
数据RAM1
256x16
D0:1–3:1
DADDR1
端口0
EA2–EA0
ED15–ED0
DS
等待
RD / WR
PDATA
8
8
16
16
16-Bit
外设
接口
16
节目
控制
单位
停止
RESET
CLKI
CLKO
银行
开关
16
相
锁定
环
X
Y
ADDR
根
Unit0
P0:0
P1:0
P2:0
8
16
DDATA
ADDR
根
Unit1
P0:1
P1:1
P2:1
8
16
8-Bit
A / D
16
16
16 MSB
16
VAHI
AN0
AN1
AN2
AN3
VALO
P1.0或INT2
P1.1或CLKOUT
P1.2或SDI
P1.3或SDO
P1.4或SS
P1.5或SCLK
P1.6或UI0
P1.7或UI1
堆
端口1
LPF
倍增器
P
16 MSB
8位I / O
24
V
DD
V
SS
AV
CC
AGND
24
ALU
24
移
24
16
MUX
24
16位计数器
定时器， PWM
16位计数器
定时器， PWM
SPI
16位计数器
定时器
端口2
P2.0或INT0
P2.1和INT1
P2.2或TMO0
P2.3或TMO1
P2.4或等待
P2.5或UI2
P2.6或TMO2
P2.7
8位I / O
累加器
24
16 MSB
4输入
4输出
P3.7–P3.4
P3.3–P3.0
图1. Z892X3 / 3x3的功能框图
2
DS000202-DSP0599
Z89223/273/323/373
16位数字信号处理器， A / D转换器
ZiLOG公司
引脚功能
EA2–EA0.
外部地址总线（输出锁存） 。这些
VAHI 。
模拟高参考电压（输入） 。该引脚
引脚提供外部寄存器地址。此地址
在内部和外部的访问总线被驱动。一
多达7用户定义外部寄存器被选中
该处理器读取或写入。 EXT7总是被保留
用于由所述处理器使用。
ED15–ED0.
外部数据总线（输入/输出） 。这些引脚
提供用于模拟的满刻度电压的参考
输入信号。
VALO 。
模拟低参考电压（输入） 。该引脚
提供用于模拟的零电压基准IN-
把信号。
AV
CC
-AGND 。
滤波后的模拟电源和接地必须
是为用户定义的外部寄存器的数据总线和
由P0口是共用的。这些引脚通常是三态，前
概念时，这些寄存器被指定为目的地的稳压
存器中的写指令到外部外围设备，或者当
端口0使能输出。这个总线使用所述控制信号
RD / WR ，DS和等待，地址引脚EA2 - EA0 。
DS
。数据选通（输出）。该引脚提供数据选通
提供独立的引脚以减少AN-数字噪声
考勤电路。
多功能引脚。
该Z89223 / 273 /三百七十三分之三百二十三DSP fami-
信号为ED总线。 DS是活跃传输到/从EX-
ternal外设而已。
RD / WR 。
读/写选择（输出） 。该引脚控制
LY提供了一个用户可配置的I / O结构，这意味着
大部分的I / O引脚提供双重功能。的功能，
方向（输入或输出） ，以及用于输出，则characteris-
抽动（推挽或开漏）都是根据用户的控制，由
作为适当的编程配置寄存器
在I / O端口部分所述。以下共享I / O
端口引脚：
INT0–INT2.
外部中断（输入，边沿触发） 。
数据方向信号为所述外部数据总线。数据是可用
能够从处理器上ED15 - ED0当该信号和
DS都很低。
等待
。等待状态（输入） 。该引脚采样在上升
适当的建立和保持时间的时钟边沿。一
单等待状态可以在内部通过设置来生成
相应位处于等待状态寄存器。必须将用户
推动这一行，如果多等待状态是必需的。该引脚
与端口2共享。
CLKI 。
时钟（输入）。该引脚是时钟电路的输入。它
这些引脚提供三种八个中断源
中断控制器。每个可编程为rising-
边缘或下降边缘触发。其他五个中断
来源是片上外设。
CLKOUT 。
系统时钟（输出）。该引脚可访问
到内部处理器时钟。
SDI 。
串行数据（输入） 。该引脚为SPI串行数据
输入。
SDO 。
串行数据输出（输出）。该引脚为SPI串行数据
可以由一个信号驱动或连接到32KHz的晶体。
CLKO 。
时钟（输出） 。该引脚是时钟电路的输出。
输出。
SS.
从选择（输入） 。该引脚用于SPI从机模式
它是用于操作用32 kHz晶振和PLL
来产生系统时钟。
停止
。暂停状态（输入） 。该引脚终止程序执行。
只。 SS的建议SPI的，这是一个串行传输的目标
从外部主机。
SCLK 。
SPI时钟（输入/输出） 。该引脚处于输出
该处理器继续执行NOP指令和亲
程序计数器保持不变，而这个引脚保持为低电平。
该引脚提供了一个内部上拉电阻。
RESET
。复位（输入） 。该引脚复位处理器。它推挽
主模式和输入从机模式。
UI0 ， UI1 。
用户输入（输入）。这些通用输入
ES程序计数器（ PC）的压入堆栈的内容
然后取出从程序存储器中一个新的PC值AD-
装扮0FFCH RESET信号释放后。状态
寄存器被设置为全零。上电时， RAM和其他稳压
存器是不确定的，但是，它们保持不变以
随后的复位。 RESET可以异步断言。
AN0–AN3.
模拟量输入（输入） 。这些是模拟输入
引脚由条件分支直接测试指令
系统蒸发散。它们也可以被理解为在状态寄存器中的位。
这些是不需要特殊的异步输入信号
时钟同步。计数器/定时器0和
计数器/定时器可以使用其中任一引脚作为输入。
UI2.
用户输入（输入）。该引脚为输入
计数器/定时器2 。
TMO0/UO0.
计数器/定时器输出或用户输出0 （输出
把引脚。模拟输入信号应VALO之间
和VAHI精确转换。
启用和计数器/定时器被禁止，该引脚亲
4
放） 。计数器/定时器0和计数器/定时器1可以亲
编程提供有关该引脚输出。当用户的输出
志愿组织的状态寄存器的补位5 。
DS000202-DSP0599
ZiLOG公司
TMO1/UO1.
计数器/定时器输出或用户输出1 （输出
Z89223/273/323/373
16位数字信号处理器， A / D转换器
放） 。计数器/定时器0和计数器/定时器1可以亲
编程提供有关该引脚输出。当用户的输出
启用和计数器/定时器被禁止，该引脚亲
志愿组织的状态寄存器的补位6 。
TMO2.
计数器/定时器2输出（输出） 。该引脚为
注意：
这些引脚没有引出的44引脚封装。
P2.7–P2.0.
端口2（输入/输出） 。这些引脚端口2 IN-
计数器的输出/定时器2
P0.15–P0.0.
端口0 （输入/输出） 。这是一个16位的用户I / O
端口。位可以被配置为输入或输出，或全球
为漏极开路输出。当启用时， P0口使用16个数据
线ED总线。这些引脚的功能可以镝
通过写端口0配置namically改变
寄存器。高字节，也可配置为端口1为
在I / O端口部分所述。
P1.7–P1.0.
端口1（输入/输出） 。这些引脚端口1 IN-
投入或产出时未配置为外设接口安排
ES 。下面的7引脚功能抢先使用
当启用时P2.6 - P2.0 。 INT0 ， INT1 ， TMO0 / UO0 ，
TMO1 / UO1 ，等待， UI2 ， TMO2 。 P2.7不包括
双重功能。
注意：
P2.7 - P2.5没有引出的44引脚封装。
以下端口引脚仅在80引脚
包装：
P3.7–P3.4.
端口3 （输出） 。这些引脚端口3输出。
P3.3–P3.0.
端口3 （输入） 。这些引脚端口3输入。
投入或产出时没有配置用作特殊目的
构成外围接口。以下八引脚功能
当启用时抢占使用这些引脚。 INT2 ， CLKOUT ，
SDI ， SDO ， SS ， SCLK ， UI0 ， UI1 。
DS000202-DSP0599
5
P
RODUCT
S
PECIFICATION
Z89223/273/323/373
16-B
IT
D
IGITAL
S
IGNAL
P
ROCESSORS
同
A / D C
ONVERTER
特点
设备
Z89223
Z89273
Z89323
Z89373
包
44 - PLCC ， 44 - PQFP
44-PLCC
64 - TQFP ， 68 - PLCC ， 80 - PQFP
64 - TQFP ， 68 - PLCC ， 80 - PQFP
只读存储器
（ K字）
8
8
8
8
OTP
（ K字）
数据RAM
（字）
512
512
512
512
MIPS
20
20
20
20
工作范围
片上外设
5V ±10%
0 ° C至70 ° C标准温度
-40 ° C至+ 85°C扩展级温度
4通道， 8位半闪速A / D转换器
串行外设接口（SPI ）
个通用计数器/定时器
- 两个脉宽调制器（ PWM ）
- 两个看门狗定时器（ WDT）
多达40位的I / O
PLL系统时钟
三个向量中断维修八大来源
低功耗时钟模式与唤醒选项
DSP核心
16位定点DSP ， 24位ALU和累加器
单周期乘法和ALU操作
六级硬件堆栈
六个数据RAM指针和十六个程序存储器
POINTERS
RISC处理器，具有30指令类型
概述
该Z893x3产品是高性能的数字信号
处理器（ DSP ）与改进的哈佛结构为特色的
图灵独立的程序和数据的双存储体。该
设计用于以最小的处理能力优化
的硅片面积。
该Z893x3 24分之16位架构可容纳AD-
vanced信号处理算法。操作perfor-
曼斯高效的架构，提供了确定性的IN-
梁支执行。压缩，滤波，频率
检测，音频，声音检测，语音合成，并oth-
呃重要的算法都可以实现。
DS000202-DSP0599
六个数据RAM指针提供循环缓冲区能力
和同时双操作数的读取。三矢量IN-
中断随时由6层堆栈补充。
通过集成一个高速的4通道， 8位A / D转换， SPI ，三
计数器/定时器， PWM和看门狗定时器的支持，以及多达40个
我比特/ O时， Z893x3家庭提供了一个紧凑的低成本
系统解决方案。
为了支持各种各样的发展要求，
Z893x3 DSP产品系列具有成本效益
Z89223 / 323 8K字的ROM 。该Z89273 / 373 ，一
1
Z89223/273/323/373
16位数字信号处理器， A / D转换器
ZiLOG公司
概述
（续）
OTP版本Z89223 / 323 ，是理想的原型和
早期生产的基础之上。
贯穿本说明书中，引用了Z893x3 DE-
副同样适用于Z89223 / 273 /三百七十三分之三百二十三，除非oth-
erwise规定。
注意事项：
带上划线的所有信号都是低电平有效。为
例如，在RD / WR ， RD为高电平有效和WR是
低电平有效。对于I / O端口， P1.3表示端口1位3针
所谓的NC是“无连接” - 他们不连接
任何权力，理由或信号。
电源连接遵循传统的描述：
连接
动力
地
电路
V
CC
GND
设备
V
DD
V
SS
节目
ROM / OTP
8192x16
PADDR
DDATA0
数据RAM0
256x16
D0:0–3:0
DADDR0
DDATA1
数据RAM1
256x16
D0:1–3:1
DADDR1
端口0
EA2–EA0
ED15–ED0
DS
等待
RD / WR
PDATA
8
8
16
16
16-Bit
外设
接口
16
节目
控制
单位
停止
RESET
CLKI
CLKO
银行
开关
16
相
锁定
环
X
Y
ADDR
根
Unit0
P0:0
P1:0
P2:0
8
16
DDATA
ADDR
根
Unit1
P0:1
P1:1
P2:1
8
16
8-Bit
A / D
16
16
16 MSB
16
VAHI
AN0
AN1
AN2
AN3
VALO
P1.0或INT2
P1.1或CLKOUT
P1.2或SDI
P1.3或SDO
P1.4或SS
P1.5或SCLK
P1.6或UI0
P1.7或UI1
堆
端口1
LPF
倍增器
P
16 MSB
8位I / O
24
V
DD
V
SS
AV
CC
AGND
24
ALU
24
移
24
16
MUX
24
16位计数器
定时器， PWM
16位计数器
定时器， PWM
SPI
16位计数器
定时器
端口2
P2.0或INT0
P2.1和INT1
P2.2或TMO0
P2.3或TMO1
P2.4或等待
P2.5或UI2
P2.6或TMO2
P2.7
8位I / O
累加器
24
16 MSB
4输入
4输出
P3.7–P3.4
P3.3–P3.0
图1. Z892X3 / 3x3的功能框图
2
DS000202-DSP0599
Z89223/273/323/373
16位数字信号处理器， A / D转换器
ZiLOG公司
引脚功能
EA2–EA0.
外部地址总线（输出锁存） 。这些
VAHI 。
模拟高参考电压（输入） 。该引脚
引脚提供外部寄存器地址。此地址
在内部和外部的访问总线被驱动。一
多达7用户定义外部寄存器被选中
该处理器读取或写入。 EXT7总是被保留
用于由所述处理器使用。
ED15–ED0.
外部数据总线（输入/输出） 。这些引脚
提供用于模拟的满刻度电压的参考
输入信号。
VALO 。
模拟低参考电压（输入） 。该引脚
提供用于模拟的零电压基准IN-
把信号。
AV
CC
-AGND 。
滤波后的模拟电源和接地必须
是为用户定义的外部寄存器的数据总线和
由P0口是共用的。这些引脚通常是三态，前
概念时，这些寄存器被指定为目的地的稳压
存器中的写指令到外部外围设备，或者当
端口0使能输出。这个总线使用所述控制信号
RD / WR ，DS和等待，地址引脚EA2 - EA0 。
DS
。数据选通（输出）。该引脚提供数据选通
提供独立的引脚以减少AN-数字噪声
考勤电路。
多功能引脚。
该Z89223 / 273 /三百七十三分之三百二十三DSP fami-
信号为ED总线。 DS是活跃传输到/从EX-
ternal外设而已。
RD / WR 。
读/写选择（输出） 。该引脚控制
LY提供了一个用户可配置的I / O结构，这意味着
大部分的I / O引脚提供双重功能。的功能，
方向（输入或输出） ，以及用于输出，则characteris-
抽动（推挽或开漏）都是根据用户的控制，由
作为适当的编程配置寄存器
在I / O端口部分所述。以下共享I / O
端口引脚：
INT0–INT2.
外部中断（输入，边沿触发） 。
数据方向信号为所述外部数据总线。数据是可用
能够从处理器上ED15 - ED0当该信号和
DS都很低。
等待
。等待状态（输入） 。该引脚采样在上升
适当的建立和保持时间的时钟边沿。一
单等待状态可以在内部通过设置来生成
相应位处于等待状态寄存器。必须将用户
推动这一行，如果多等待状态是必需的。该引脚
与端口2共享。
CLKI 。
时钟（输入）。该引脚是时钟电路的输入。它
这些引脚提供三种八个中断源
中断控制器。每个可编程为rising-
边缘或下降边缘触发。其他五个中断
来源是片上外设。
CLKOUT 。
系统时钟（输出）。该引脚可访问
到内部处理器时钟。
SDI 。
串行数据（输入） 。该引脚为SPI串行数据
输入。
SDO 。
串行数据输出（输出）。该引脚为SPI串行数据
可以由一个信号驱动或连接到32KHz的晶体。
CLKO 。
时钟（输出） 。该引脚是时钟电路的输出。
输出。
SS.
从选择（输入） 。该引脚用于SPI从机模式
它是用于操作用32 kHz晶振和PLL
来产生系统时钟。
停止
。暂停状态（输入） 。该引脚终止程序执行。
只。 SS的建议SPI的，这是一个串行传输的目标
从外部主机。
SCLK 。
SPI时钟（输入/输出） 。该引脚处于输出
该处理器继续执行NOP指令和亲
程序计数器保持不变，而这个引脚保持为低电平。
该引脚提供了一个内部上拉电阻。
RESET
。复位（输入） 。该引脚复位处理器。它推挽
主模式和输入从机模式。
UI0 ， UI1 。
用户输入（输入）。这些通用输入
ES程序计数器（ PC）的压入堆栈的内容
然后取出从程序存储器中一个新的PC值AD-
装扮0FFCH RESET信号释放后。状态
寄存器被设置为全零。上电时， RAM和其他稳压
存器是不确定的，但是，它们保持不变以
随后的复位。 RESET可以异步断言。
AN0–AN3.
模拟量输入（输入） 。这些是模拟输入
引脚由条件分支直接测试指令
系统蒸发散。它们也可以被理解为在状态寄存器中的位。
这些是不需要特殊的异步输入信号
时钟同步。计数器/定时器0和
计数器/定时器可以使用其中任一引脚作为输入。
UI2.
用户输入（输入）。该引脚为输入
计数器/定时器2 。
TMO0/UO0.
计数器/定时器输出或用户输出0 （输出
把引脚。模拟输入信号应VALO之间
和VAHI精确转换。
启用和计数器/定时器被禁止，该引脚亲
4
放） 。计数器/定时器0和计数器/定时器1可以亲
编程提供有关该引脚输出。当用户的输出
志愿组织的状态寄存器的补位5 。
DS000202-DSP0599
ZiLOG公司
TMO1/UO1.
计数器/定时器输出或用户输出1 （输出
Z89223/273/323/373
16位数字信号处理器， A / D转换器
放） 。计数器/定时器0和计数器/定时器1可以亲
编程提供有关该引脚输出。当用户的输出
启用和计数器/定时器被禁止，该引脚亲
志愿组织的状态寄存器的补位6 。
TMO2.
计数器/定时器2输出（输出） 。该引脚为
注意：
这些引脚没有引出的44引脚封装。
P2.7–P2.0.
端口2（输入/输出） 。这些引脚端口2 IN-
计数器的输出/定时器2
P0.15–P0.0.
端口0 （输入/输出） 。这是一个16位的用户I / O
端口。位可以被配置为输入或输出，或全球
为漏极开路输出。当启用时， P0口使用16个数据
线ED总线。这些引脚的功能可以镝
通过写端口0配置namically改变
寄存器。高字节，也可配置为端口1为
在I / O端口部分所述。
P1.7–P1.0.
端口1（输入/输出） 。这些引脚端口1 IN-
投入或产出时未配置为外设接口安排
ES 。下面的7引脚功能抢先使用
当启用时P2.6 - P2.0 。 INT0 ， INT1 ， TMO0 / UO0 ，
TMO1 / UO1 ，等待， UI2 ， TMO2 。 P2.7不包括
双重功能。
注意：
P2.7 - P2.5没有引出的44引脚封装。
以下端口引脚仅在80引脚
包装：
P3.7–P3.4.
端口3 （输出） 。这些引脚端口3输出。
P3.3–P3.0.
端口3 （输入） 。这些引脚端口3输入。
投入或产出时没有配置用作特殊目的
构成外围接口。以下八引脚功能
当启用时抢占使用这些引脚。 INT2 ， CLKOUT ，
SDI ， SDO ， SS ， SCLK ， UI0 ， UI1 。
DS000202-DSP0599
5
QQ：2880707522 复制
