Z
ILOG
Z53C80 SCSI
P
RODUCT
S
PECIFICATION
Z53C80
S
MALL
C
动态数值
S
变体系
I
覆盖整个院落
（ SCSI ）
特点
s
s
s
s
s
s
引脚兼容于工业标准5380
44引脚PLCC和48引脚DIP封装形式
DMA或可编程I / O数据传输
仲裁支持
支持正常或块模式DMA
s
s
s
s
异步接口（支持3 MB /秒）
直接SCSI总线接口与板载48毫安驱动程序
支持目标和启动器的作用
会见SCSI协议所定义的ANSI X3.131-1986
标准
增加了“毛刺噬魂”增强到最大限度地减少公交车
反思
s
内存或I / O映射CPU接口
概述
该Z53C80 SCSI （小型计算机系统接口）
控制器设计来实现SCSI协议作为
由ANSI X3.131-1986标准定义的，并且它是完全
与工业标准5380.该设备是兼容
能够操作既作为目标，并作为引发剂。
特殊的高电流漏极开路输出使之能够直接
接口与SCSI总线。该Z53C80有必要的
接口钩自毁让系统CPU来
它与任何其它外围设备进行通信。
CPU可以读取或写入时， SCSI寄存器
该被寻址的标准或存储器映射
I / O操作。
该Z53C80增加了由系统性能
尽量减少在DMA操作的CPU干预，
在SCSI控制。在CPU通过SCSI中断
它检测到需要关注的总线条件时。它
还支持仲裁和重选。该Z53C80有
正确的握手信号，支持正常和块
模式的DMA操作与大多数DMA控制器可用。
所添加的增强称为“毛刺食者”是
用于减少总线反射的不当影响
终止SCSI总线的应用。高频
可能发生在SCSI总线上的反射会被过滤掉，
减少了输入的灵敏度，特异性/ REQ和
/ ACK总线信号反射。图1示出了最坏的情况下
输入波形（标为A ），以及经滤波的输入
（标记为B）和一个施密特触发器，用来输出
提供（在SCSI输入所需的滞后标
C） 。此增强功能是为设备的要求
正常运行在苹果的Macintosh
环境。
注意事项：
与之前的前斜线， "分之"所有信号，低电平有效，例如，
B // W（ WORD低有效） ; / B / W （字节为低电平有效，只） 。
电源连接请按照下面的常规说明：
连接
动力
地
电路
V
CC
GND
设备
V
DD
V
SS
苹果Macintosh是Apple Computer ， Inc.的注册商标。
PS97SCC0200
1
Z
ILOG
Z53C80 SCSI
概述
（续）
5.50
C
5.00
4.50
4.00
3.50
3.00
B
2.50
A
2.00
1.50
1.00
.50
0
-.50
0
20.0
40.0
60.0
80.0
100.0
120.0
140.0
160.0
180.0
C
A
B
A
B
A
A
B
A&B
C
图1.最坏情况未过滤的输入（A ），过滤输入（B ）
施密特触发器的输出用于提供滞后（ ℃）。
2
PS97SCC0200
Z
ILOG
Z53C80 SCSI
概述
（续）
/ BSY
/ RST
/DB7
/DB6
/DB5
GND
/ SEL
/DB4
GND
/DB3
/DB7
/ RST
GND
/ BSY
/ SEL
/ ATN
N / C
/ RESET
IRQ
DRQ
/ EOP
/ DACK
GND
准备
A0
A1
A2
N / C
/ CS
/ IOW
/ IOR
D7
D6
D5
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
/DB6
/DB5
GND
/DB4
/DB3
/DB2
N / C
/DB1
/DB0
GND
/ DBP
/ REQ
/ ACK
I //
GND
//
/味精
N / C
D0
D1
D2
D3
D4
VCC
/ RESET
IRQ
DRQ
/ EOP
/ DACK
GND
准备
A0
A1
A2
/ CS
7
8
9
10
11
12
13
14
15
16
17
/ ATN
6
5
4
3
2
1
44 43 42 41 40
39
38
37
36
35
/DB2
/DB1
/DB0
GND
/ DBP
/ REQ
/ ACK
I //
GND
//
/味精
Z53C80
SCSI
34
33
32
31
30
29
Z53C80
SCSI
37
36
35
34
33
32
31
30
29
28
27
26
25
18 19 20 21 22 23 24 25 26 27 28
VDD
D7
D6
D5
D4
D3
D2
D1
/ IOW
/ IOR
D0
图4. 44引脚PLCC引脚分配
图3. 48引脚DIP引脚分配
4
PS97SCC0200
Z
ILOG
Z53C80 SCSI
引脚说明
微处理器总线
A2-A0
地址线
（输入） 。地址线用于
访问与/ CS所有内部寄存器， / IOR和/ IOW 。
/ CS
/片选
（输入，低电平有效） 。 / CS ，一起
与/ RD或/ WR ，能够通过选择内部寄存器
A2 A0，可以读出或写入。 / CS和/ DACK必须
永远不会同时处于活动状态。
/ DACK
/ DMA应答
（输入，低电平有效） 。 / DACK ，在
用/ IOR和/ IOW结合，用于使能阅读
或写入SCSI I / O数据寄存器中的DMA时
模式。当DRQ也承认，字节有
被成功地传输到或从DMA控制器
此信号被置位。 / DACK和/ CS必须永远
同时有效。
DRQ
DMA请求
（输出，高电平有效） 。该信号是
断言，当芯片准备一个数据字节传送到
与来自DMA控制器。 DMA请求将
声称只有在DMA模式位（寄存器2 ，第1位）设置。
转移是在接收/ DACK信号的完整。
D7-D0
数据线
（双向，三态，高电平有效） 。
该数据总线线路携带的数据和命令，并从
SCSI 。 D7是该总线的最显著位。
/ EOP
进程/结束
（输入，低电平有效） 。要终止
DMA传送时，该信号被断言。当前字节
被转移，但没有额外的字节，如果将请求
在DMA周期有效。 / EOP可以用来
产生一个中断时，从一个DMA接收它
控制器。
/ IOR
/ I / O读
（输入，低电平有效） 。这个信号被用来
读取/ CS和A2 - A0选择的内部寄存器。该
输入数据寄存器，也可以用该信号选择
当/ DACK有效期间DMA传输。
/ IOW
/ I / O写
（输入，低电平有效） 。这个信号被用来
写由/ CS和A2 - A0选择的内部寄存器。该
输出数据寄存器，也可以用该信号选择
在DMA传输带/ DACK使用时。
IRQ
中断请求
（输出，高电平有效） 。 IRQ提醒
微处理器的一个错误条件或事件的完成。
大多数中断都是单独屏蔽。
准备
准备
（输出，高电平有效） 。这个信号可以是
用于控制块的数据传输交换信号
模式的DMA传输。 READY被认定，以表明
该芯片已准备好传输数据，并经过保持假
转移至芯片已准备好为另一个DMA传输。
READY总是断言，当DMA模式位是
零。
/ RESET
/ RESET
（输入，低电平有效） 。 / RESET清除所有
寄存器，并具有经SCSI / RST信号的任何影响。
因此，它不会重置SCSI总线。
PS97SCC0200
5
Z
ILOG
Z53C80 SCSI
P
RODUCT
S
PECIFICATION
Z53C80
S
MALL
C
动态数值
S
变体系
I
覆盖整个院落
（ SCSI ）
特点
s
s
s
s
s
s
引脚兼容于工业标准5380
44引脚PLCC和48引脚DIP封装形式
DMA或可编程I / O数据传输
仲裁支持
支持正常或块模式DMA
s
s
s
s
异步接口（支持3 MB /秒）
直接SCSI总线接口与板载48毫安驱动程序
支持目标和启动器的作用
会见SCSI协议所定义的ANSI X3.131-1986
标准
增加了“毛刺噬魂”增强到最大限度地减少公交车
反思
s
内存或I / O映射CPU接口
概述
该Z53C80 SCSI （小型计算机系统接口）
控制器设计来实现SCSI协议作为
由ANSI X3.131-1986标准定义的，并且它是完全
与工业标准5380.该设备是兼容
能够操作既作为目标，并作为引发剂。
特殊的高电流漏极开路输出使之能够直接
接口与SCSI总线。该Z53C80有必要的
接口钩自毁让系统CPU来
它与任何其它外围设备进行通信。
CPU可以读取或写入时， SCSI寄存器
该被寻址的标准或存储器映射
I / O操作。
该Z53C80增加了由系统性能
尽量减少在DMA操作的CPU干预，
在SCSI控制。在CPU通过SCSI中断
它检测到需要关注的总线条件时。它
还支持仲裁和重选。该Z53C80有
正确的握手信号，支持正常和块
模式的DMA操作与大多数DMA控制器可用。
所添加的增强称为“毛刺食者”是
用于减少总线反射的不当影响
终止SCSI总线的应用。高频
可能发生在SCSI总线上的反射会被过滤掉，
减少了输入的灵敏度，特异性/ REQ和
/ ACK总线信号反射。图1示出了最坏的情况下
输入波形（标为A ），以及经滤波的输入
（标记为B）和一个施密特触发器，用来输出
提供（在SCSI输入所需的滞后标
C） 。此增强功能是为设备的要求
正常运行在苹果的Macintosh
环境。
注意事项：
与之前的前斜线， "分之"所有信号，低电平有效，例如，
B // W（ WORD低有效） ; / B / W （字节为低电平有效，只） 。
电源连接请按照下面的常规说明：
连接
动力
地
电路
V
CC
GND
设备
V
DD
V
SS
苹果Macintosh是Apple Computer ， Inc.的注册商标。
PS97SCC0200
1
Z
ILOG
Z53C80 SCSI
概述
（续）
5.50
C
5.00
4.50
4.00
3.50
3.00
B
2.50
A
2.00
1.50
1.00
.50
0
-.50
0
20.0
40.0
60.0
80.0
100.0
120.0
140.0
160.0
180.0
C
A
B
A
B
A
A
B
A&B
C
图1.最坏情况未过滤的输入（A ），过滤输入（B ）
施密特触发器的输出用于提供滞后（ ℃）。
2
PS97SCC0200
Z
ILOG
Z53C80 SCSI
概述
（续）
/ BSY
/ RST
/DB7
/DB6
/DB5
GND
/ SEL
/DB4
GND
/DB3
/DB7
/ RST
GND
/ BSY
/ SEL
/ ATN
N / C
/ RESET
IRQ
DRQ
/ EOP
/ DACK
GND
准备
A0
A1
A2
N / C
/ CS
/ IOW
/ IOR
D7
D6
D5
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
/DB6
/DB5
GND
/DB4
/DB3
/DB2
N / C
/DB1
/DB0
GND
/ DBP
/ REQ
/ ACK
I //
GND
//
/味精
N / C
D0
D1
D2
D3
D4
VCC
/ RESET
IRQ
DRQ
/ EOP
/ DACK
GND
准备
A0
A1
A2
/ CS
7
8
9
10
11
12
13
14
15
16
17
/ ATN
6
5
4
3
2
1
44 43 42 41 40
39
38
37
36
35
/DB2
/DB1
/DB0
GND
/ DBP
/ REQ
/ ACK
I //
GND
//
/味精
Z53C80
SCSI
34
33
32
31
30
29
Z53C80
SCSI
37
36
35
34
33
32
31
30
29
28
27
26
25
18 19 20 21 22 23 24 25 26 27 28
VDD
D7
D6
D5
D4
D3
D2
D1
/ IOW
/ IOR
D0
图4. 44引脚PLCC引脚分配
图3. 48引脚DIP引脚分配
4
PS97SCC0200
Z
ILOG
Z53C80 SCSI
引脚说明
微处理器总线
A2-A0
地址线
（输入） 。地址线用于
访问与/ CS所有内部寄存器， / IOR和/ IOW 。
/ CS
/片选
（输入，低电平有效） 。 / CS ，一起
与/ RD或/ WR ，能够通过选择内部寄存器
A2 A0，可以读出或写入。 / CS和/ DACK必须
永远不会同时处于活动状态。
/ DACK
/ DMA应答
（输入，低电平有效） 。 / DACK ，在
用/ IOR和/ IOW结合，用于使能阅读
或写入SCSI I / O数据寄存器中的DMA时
模式。当DRQ也承认，字节有
被成功地传输到或从DMA控制器
此信号被置位。 / DACK和/ CS必须永远
同时有效。
DRQ
DMA请求
（输出，高电平有效） 。该信号是
断言，当芯片准备一个数据字节传送到
与来自DMA控制器。 DMA请求将
声称只有在DMA模式位（寄存器2 ，第1位）设置。
转移是在接收/ DACK信号的完整。
D7-D0
数据线
（双向，三态，高电平有效） 。
该数据总线线路携带的数据和命令，并从
SCSI 。 D7是该总线的最显著位。
/ EOP
进程/结束
（输入，低电平有效） 。要终止
DMA传送时，该信号被断言。当前字节
被转移，但没有额外的字节，如果将请求
在DMA周期有效。 / EOP可以用来
产生一个中断时，从一个DMA接收它
控制器。
/ IOR
/ I / O读
（输入，低电平有效） 。这个信号被用来
读取/ CS和A2 - A0选择的内部寄存器。该
输入数据寄存器，也可以用该信号选择
当/ DACK有效期间DMA传输。
/ IOW
/ I / O写
（输入，低电平有效） 。这个信号被用来
写由/ CS和A2 - A0选择的内部寄存器。该
输出数据寄存器，也可以用该信号选择
在DMA传输带/ DACK使用时。
IRQ
中断请求
（输出，高电平有效） 。 IRQ提醒
微处理器的一个错误条件或事件的完成。
大多数中断都是单独屏蔽。
准备
准备
（输出，高电平有效） 。这个信号可以是
用于控制块的数据传输交换信号
模式的DMA传输。 READY被认定，以表明
该芯片已准备好传输数据，并经过保持假
转移至芯片已准备好为另一个DMA传输。
READY总是断言，当DMA模式位是
零。
/ RESET
/ RESET
（输入，低电平有效） 。 / RESET清除所有
寄存器，并具有经SCSI / RST信号的任何影响。
因此，它不会重置SCSI总线。
PS97SCC0200
5
QQ：2881677436 复制
