XRT83SH38

8通道T1 / E1 / J1短程线路接口单元

2006年9月

REV 。 1.0.7

概述

该XRT83SH38是一个完全集成的8通道短

长途线路接口单元（LIU ），采用一

3.3V单电源供电。使用内部终端，

在刘提供的材料之一法案在T1运行，

E1或J1模式，以最少的外部元件。

刘功能是通过一个标准的编程

微处理器接口，串行接口或

通过硬件方式进行控制。 Exar的刘有

专利的高阻抗电路，允许

发送器输出和接收器输入为高电平

阻抗，当遇到停电或

当刘断电。关键的设计特点

在LIU内优化1：1或1 + 1冗余和

非侵入式监测应用，以确保

可靠性，而无需使用继电器。

片上时钟合成器产生的T1 / E1 / J1

时钟速率从一个可选择的外部时钟频率

并输出所选择的线速度的一个时钟基准。

其他功能还包括RLOS ， 16位LCV

计数器对每个通道， AIS ， QRSS代/

检测， TAOS ， DMO和诊断环回

模式。

应用

T1数字交叉连接（ DSX - 1 ）

ISDN基群速率接口

CSU / DSU E1 / T1 / J1接口

T1 / E1 / J1的LAN / WAN路由器

公共交换系统和PBX接口

T1 / E1 / J1多路复用器和信道

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT83SH38 T1 / E1 / J1 LIU （H

OST

M

ODE

)

MCLKE1

MCLKT1

主时钟合成器

MCLKOUT

1 8通道， CHANNEL_n

TPOS_n / TDATA_n

TNEG_n / CODES_n

TCLK_n

QRSS

图案

发电机

HDB3/

B8ZS

编码器

TX / RX抖动

衰减器

TAOS

TX过滤器

& PULSE

整形

DRIVE

MONITOR

LINE

司机

DMO_n

TTIP_n

TRING_n

TxON_n

定时

控制

远程

环回

数字

环回

类似物

环回

QRSS

探测器

RClk_n

RNEG_n / LCV_n

RPOS_n / RDATA_n

HDB3/

B8ZS

解码器

TX / RX抖动

衰减器

时序&

数据

恢复

AIS

探测器

PEAK

探测器

＆放大器;切片机

RTIP_n

RRING_n

LOS

探测器

RLOS_n

HW / HOST

WR_R / W

RD_DS

ALE -AS

CS

RDY_DTACK / SDO

INT

SER_PAR

TEST

微处理器/串行接口控制器

信息和通信技术

PTS1

PTS2

D[7:0]

μPCLK / SCLK

A [ 7 ： 0 ] / SDI

RESET

Exar公司

公司48720加藤道，弗里蒙特CA， 94538

(510) 668-7000

传真（ 510 ） 668-7017

www.exar.com

XRT83SH38

8通道T1 / E1 / J1短程线路接口单元

F

IGURE

2. B

LOCK

D

的作者IAGRAM

XRT83SH38 T1 / E1 / J1 LIU （H

ARDWARE

M

ODE

)

MCLKE1

MCLKT1

CLKSEL [2 ：0]的

REV 。 1.0.7

主时钟合成器

MCLKOUT

TAOS_n

TAOS

TX过滤器

& PULSE

整形

DRIVE

MONITOR

LINE

司机

1 8通道， CHANNEL_n

TPOS_n / TDATA_n

TNEG_n / CODES_n

TCLK_n

QRSS

图案

发电机

HDB3/

B8ZS

编码器

TX / RX抖动

衰减器

DMO_n

TTIP_n

TRING_n

定时

控制

远程

环回

数字

环回

类似物

环回

TxON_n

QRSS

探测器

RClk_n

RNEG_n / LCV_n

RPOS_n / RDATA_n

HDB3/

B8ZS

解码器

TX / RX抖动

衰减器

时序&

数据

恢复

AIS

探测器

PEAK

探测器

＆放大器;切片机

RTIP_n

RRING_n

LOOP1_n

LOOP0_n

LOS

探测器

RLOS_n

HW / HOST

规

JASEL1

JASEL0

RXTSEL

TXTSEL

TERSELR

XRES0

RXRES1

TEST

信息和通信技术

RESET

Tratio

SR / DR

EQC [4 ：0]的

TCLKE

RCLKE

RXMUTE

ATAOS

HARWARE控制

2

XRT83SH38

REV 。 1.0.7

8通道T1 / E1 / J1短程线路接口单元

特点

完全集成的八通道短程收发器E1 ， T1或J1的应用

可编程发送的脉冲整形器的E1 ， T1或J1短程接口

对于T1短程应用五固定发射脉冲设置

接收监控模式处理0到29分贝电阻衰减以及0至为6dB电缆衰减

E1和0的电缆衰减为T1模式3分贝

内部阻抗匹配为75Ω ， 100Ω ， 110Ω和120Ω

三态输出的发送和接收的冗余应用输入功能

提供在断电高阻抗的Tx和Rx

发送回波损耗达到或超过ETSI 300-166标准

片高输入抖动容限的数字时钟恢复电路

无晶体数字抖动衰减器，具有32位或64位无论是在发送和接收通道FIFO选择

片内倍频器T1或E1主时钟，从各种外部时钟源

高接收抗干扰

片上发射短路保护和限制，以及驱动器故障监视器输出（ DMO ）

接收信号丢失（ RLOS ）输出

片上的HDB3 / B8ZS / AMI编码器/解码器功能

QRSS码型发生器和检测，测试和监控

错误和双极性违章插入和检测

传输所有的人（ TAOS ）发电机和探测器

支持本地模拟，远程，数字和双环回模式

达到或超过T1和E1短程网络接入规范在ITU G.703 ， G.775 ， G.736和

G.823 ; TR- TSY- 000499 ; ANSI T1.403和T1.408 ; ETSI 300-166和AT&T酒吧62411

支持

五金

和

主持人

（微处理器并行或串行）的编程接口

JTAG支持

可编程中断

低功耗

逻辑输入可接收3.3V或5V电平

3.3V单电源供电

225球BGA封装

-40 ° C至+ 85°C温度范围

订购信息

P

艺术

N

棕土

XRT83SH38IB

P

ACKAGE

225球BGA

O

操作摄像机

T

emperature

R

ANGE

-40

°

C至+ 85

°

C

3

A

TPOS_1

TCLK_0

TNEG_1

TAOS_1

CS

CLKSEL1

DGND

A[2]

A[6]

TX0N_3 JASEL1 TPOS_2 TNEG_3

RNEG_3

RPOS_3

NC12

TAOS_2 RDY_DTACK ALE_AS

CLKSEL0

DVDD

A[1]

A[3]

A[7]

TXON_0 JASEL0

TCLK_2

RLOS_3

RCLK_3

NC4

NC1

RNEG_0

TCLK_1

B

TNEG_0

TPOS_0

TAOS_3

RD_DS

CLKSEL2

DGND_PDR

A[0]

A[5]

TXON_2 DMO_3 TCLK_3

DMO_2

TTIP_3

TGND_3

RTIP_3

NC5

RPOS_0

RCLK_0

XRT83SH38

C

DMO_1

DMO_0

TAOS_0

WR_R / W DGND_DR

DVDD_DR DVDD_PDR

A[4]

TXON_1 TNEG_2 TPOS_3 RPOS_2 RVDDD_3

RGND_3

RTIP_0

RVDD_0

RLOS_0

D

TVDD_0

RVDD_1

TGND_2

TRING_3

RRING_0

RGND_0

TGND_0

RRING_3

E

TVDD_1

TRING_2

TVDD_2

NC6

TRING_O

TTIP_0

TVDD_3

NC11

F

TTIP_1

RRING_1

TGND_1

TRING_1

TTIP_2

RRING_2

G

RLOS_1

RTIP_1

RPOS_1

RGND_1

DGND_DR RVDD_2

RGND_2

RTIP_2

H

MCLKOUT RNEG_1

RCLK_1

RLOS_2

RCLK_2

DGND_μP

RNEG_2

J

MCLKE1 VDDPLL_2 VDDPLL_1 DVDD_DR

XRT83SH38

（ TOP VIEW ）

225球BGA

RLOS_6

PTS1

AGND_BIAS

规

K

SR_DR

GNDPLL_2

MCLKT1 DGND_DR GNDPLL_1

DVDD_DR

RXON

AVDD_BIAS DVDDD_μP

8通道T1 / E1 / J1短程线路接口单元

4

RNEG_5

TRING_5

DMO_5

TVDD_4

DMO_4

TAOS_7

D[0]

DGND_PDR DVDD_DR

RXRES1

RNEG_4

TCLK_5

TAOS_4

D[7]

RESET

TNEG_4

TPOS_5

TAOS_5

D[6]

D[2]

D[1]

DVDD_PDR RXTSEL

TPOS_4

TNEG_5

TAOS_6

D[5]

D[4]

D[3]

RXRES0

TXTSEL

信息和通信技术

L

RTIP_5

RLOS_5

RCLK_5

PTS2

INT

RPOS_6

RTIP_6

M

RRING_5

RGND_5

RPOS_5

RCLK_6

RNEG_6

RGND_6

RRING_6

N

NC7

TTIP_5

RVDD_5

TVDD_6

TTIP_6

RVDD_6

NC10

P

TVDD_5

TRING_4

TGND_5

TVDD_7

TTIP_7

TRING_7

NC9

R

NC8

TTIP_4

TGND_4

TERSEL0 TXON_6 TXON_7 TNEG_7 TRING_6

TGND_7

RGND_7

RRING_7

T

RRING_4

RGND_4

TCLK_4

DGND_DR HW_HOST TERSEL1 RXMUTE μPCLK TPOS_7

RLOS_7

TGND_6

RPOS_7

RTIP_7

U

RTIP_4

RPOS_4

RCLK_4

TEST

TXON_5 TNEG_6

TCLK_7

RCLK_7

DMO_6

RVDD_7

V

4

5

6

NC2

RVDD_4

RLOS_4

TXON_4 DMO_7

TPOS_6

TCLK_6

RNEG_7

NC3

REV 。 1.0.7

1

2

3

7

8

9

10

11

12

13

14

15

16

17

18

XRT83SH38

REV 。 1.0.7

8通道T1 / E1 / J1短程线路接口单元

目录

一般DESCRIPTION.............................................................................................................. 1

A

PPLICATIONS

............................................................................................................................................................... 1

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT83SH38 T1 / E1 / J1 LIU （H

OST

M

ODE

)....................................................................................... 1

F

IGURE

2. B

LOCK

D

的作者IAGRAM

XRT83SH38 T1 / E1 / J1 LIU （H

ARDWARE

M

ODE

) .............................................................................. 2

F

EATURES

..................................................................................................................................................................... 3

订购信息.................................................................................................................... 3

引脚说明BY FUNCTION...............................................................................................五

R

ECEIVE

S

挠度

......................................................................................................................................................... 5

T

RANSMIT

S

挠度

....................................................................................................................................................... 8

M

ICROPROCESSOR

I

覆盖整个院落

.................................................................................................................................... 10

抖动

A

TTENUATOR

.................................................................................................................................................... 12

C

LOCK

S

YNTHESIZER

.................................................................................................................................................. 12

A

LARM

F

受膏

/R

EDUNDANCY

S

UPPORT

................................................................................................................. 14

S

ERIAL

P

ORT和JTAG

............................................................................................................................................... 16

P

OWER和

G

圆

.................................................................................................................................................. 17

功能说明...................................................................................................... 19

1.0硬件模式VS主机模式............................................ .................................................. .. 19

在硬件模式下1.1的功能差异............................................ .......................................... 19

T

ABLE

1: D

IFFERENCES

B

ETWEEN

H

ARDWARE

M

ODE和

H

OST

M

ODE

................................................................................................. 19

2.0主时钟发生器......................................................................................................... 20

F

IGURE

3. T

WO

I

NPUT

C

LOCK

S

环境允许

................................................................................................................................................. 20

F

IGURE

4. O

NE

I

NPUT

C

LOCK

S

环境允许

................................................................................................................................................. 20

T

ABLE

2: M

ASTER

C

LOCK

G

enerator

................................................................................................................................................. 20

3.0接收通道线路接口............................................. .................................................. ..... 21

F

IGURE

5. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

R

ECEIVE

P

ATH

............................................................................................................ 21

3.1线路终端（ RTIP / RRING ） .............................................................................................................. 21

3.1.1案例1：内部TERMINATION.......................................................................................................................... 21

T

ABLE

3: S

选举

I

NTERNAL

I

MPEDANCE

................................................................................................................................... 21

F

IGURE

6. T

YPICAL

C

ONNECTION

D

IAGRAM

U

星

I

NTERNAL

T

发芽

.......................................................................................... 22

3.1.2案例2 ：内部端接一个外部固定电阻器适用于所有模式.................... 22

T

ABLE

4: S

选举

V

的作者ALUE

E

XTERNAL

F

IXED

R

ESISTOR

.................................................................................................... 22

F

IGURE

7. T

YPICAL

C

ONNECTION

D

IAGRAM

U

星

O

NE

E

XTERNAL

F

IXED

R

ESISTOR

............................................................................. 22

3.2时钟和数据恢复................................................................................................................... 22

F

IGURE

8. R

ECEIVE

D

ATA

U

PDATED ON THE

R

伊辛

E

作者： DGE

RCLK..................................................................................................... 23

F

IGURE

9. R

ECEIVE

D

ATA

U

PDATED ON THE

F

奥林

E

作者： DGE

RCLK................................................................................................... 23

T

ABLE

5: T

即时通信

S

PECIFICATIONS FOR

RCLK / RPOS / RNEG ................................................................................................................ 23

3.2.1接收灵敏度.............................................................................................................................................. 23

F

IGURE

10. T

美东时间

C

ONFIGURATION FOR

M

EASURING

R

ECEIVE

S

ENSITIVITY

............................................................................................ 24

3.2.2干扰余量......................................................................................................................................... 24

F

IGURE

11. T

美东时间

C

ONFIGURATION FOR

M

EASURING

I

干涉现象

M

ARGIN

......................................................................................... 24

3.2.3一般报警检测和中断产生......................................... ............................... 24

3.2.3.1 RLOS （R

ECEIVER

L

开放源码软件

S

IGNAL

) ..................................................................................................................... 24

F

IGURE

12. A

NALOG

R

ECEIVE

L

作者： OS

S

IGNAL FOR

T1/E1/J1................................................................................................................ 25

T

ABLE

6: A

NALOG

RLOS

ECLARE

/C

LEAR

(T

YPICAL

V

ALUES

)

为

T1 / E1 ............................................... .............................................. 25

3.2.3.2 EXLOS （E

XTENDED

L

开放源码软件

S

IGNAL

) ................................................................................................................. 25

3.2.3.3 AIS （A

LARM

I

NDICATION

S

IGNAL

) ......................................................................................................................... 25

3.2.3.4 FLSD （ FIFO L

IMIT

S

TATUS

D

ETECTION

) ............................................................................................................... 25

3.2.3.5 LCVD （L

INE

C

ODE

V

IOLATION

D

ETECTION

) ........................................................................................................... 25

3.3接收抖动衰减器.................................................................................................................. 26

3.4 HDB3 / B8ZS解码器.................................................................................................................................. 26

3.5 RPOS / RNEG / RCLK ........................................................................................................................................ 26

F

IGURE

13. S

炉火

R

AIL

M

ODE

W

ITH一个

F

IXED

R

EPEATING

"0011" P

ATTERN

......................................................................................... 26

F

IGURE

14. D

UAL

R

AIL

M

ODE

W

ITH一个

F

IXED

R

EPEATING

"0011" P

ATTERN

............................................................................................ 26

3.6 RXMUTE （ LOS接收器具有数据静音） ......................................... .............................................. 27

F

IGURE

15. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

R

X

静音F

油膏

................................................................................................... 27

4.0发送通道线路接口............................................. .................................................. .. 28

F

IGURE

16. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

T

RANSMIT

P

ATH

......................................................................................................... 28

4.1 TCLK / TPOS / TNEG数字输入............................................................................................................ 28

F

IGURE

17. T

RANSMIT

D

ATA

S

AMPLED ON

F

奥林

E

作者： DGE

TCLK...................................................................................................... 28

F

IGURE

18. T

RANSMIT

D

ATA

S

AMPLED ON

R

伊辛

E

作者： DGE

TCLK........................................................................................................ 28

I

XRT83SH38

8通道T1 / E1 / J1短程线路接口单元

2006年5月

修订版1.0.3

概述

该XRT83SH38是一个完全集成的8通道短

长途线路接口单元（LIU ），采用一

3.3V单电源供电。使用内部终端，

在刘提供的材料之一法案在T1运行，

E1或J1模式，以最少的外部元件。

刘功能是通过一个标准的编程

微处理器接口，串行接口或

通过硬件方式进行控制。 Exar的刘有

专利的高阻抗电路，允许

发送器输出和接收器输入为高电平

阻抗，当遇到停电或

当刘断电。关键的设计特点

在LIU内优化1：1或1 + 1冗余和

非侵入式监测应用，以确保

可靠性，而无需使用继电器。

片上时钟合成器产生的T1 / E1 / J1

时钟速率从一个可选择的外部时钟频率

并输出所选择的线速度的一个时钟基准。

其他功能还包括RLOS ， 16位LCV

计数器对每个通道， AIS ， QRSS代/

检测， TAOS ， DMO和诊断环回

模式。

应用

T1数字交叉连接（ DSX - 1 ）

ISDN基群速率接口

CSU / DSU E1 / T1 / J1接口

T1 / E1 / J1的LAN / WAN路由器

公共交换系统和PBX接口

T1 / E1 / J1多路复用器和信道

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT83SH38 T1 / E1 / J1 LIU （H

OST

M

ODE

)

MCLKE1

MCLKT1

主时钟合成器

MCLKOUT

1 8通道， CHANNEL_n

TPOS_n / TDATA_n

TNEG_n / CODES_n

TCLK_n

QRSS

图案

发电机

HDB3/

B8ZS

编码器

TX / RX抖动

衰减器

TAOS

DRIVE

MONITOR

TX过滤器

& PULSE

整形

LINE

司机

DMO_n

TTIP_n

TRING_n

TxON_n

定时

控制

远程

环回

数字

环回

类似物

环回

QRSS

探测器

RClk_n

RNEG_n / LCV_n

RPOS_n / RDATA_n

HDB3/

B8ZS

解码器

TX / RX抖动

衰减器

时序&

数据

恢复

PEAK

探测器

＆放大器;切片机

RTIP_n

RRING_n

LOS

探测器

AIS

探测器

RLOS_n

HW / HOST

WR_R / W

RD_DS

ALE -AS

CS

RDY_DTACK / SDO

INT

SER_PAR

TEST

微处理器/串行接口控制器

信息和通信技术

PTS1

PTS2

D[7:0]

μPCLK / SCLK

A [ 7 ： 0 ] / SDI

RESET

Exar公司

公司48720加藤道，弗里蒙特CA， 94538

(510) 668-7000

传真（ 510 ） 668-7017

www.exar.com

XRT83SH38

8通道T1 / E1 / J1短程线路接口单元

F

IGURE

2. B

LOCK

D

的作者IAGRAM

XRT83SH38 T1 / E1 / J1 LIU （H

ARDWARE

M

ODE

)

MCLKE1

MCLKT1

CLKSEL [2 ：0]的

修订版1.0.3

主时钟合成器

MCLKOUT

TAOS_n

TAOS

DRIVE

MONITOR

TX过滤器

& PULSE

整形

LINE

司机

1 8通道， CHANNEL_n

TPOS_n / TDATA_n

TNEG_n / CODES_n

TCLK_n

QRSS

图案

发电机

HDB3/

B8ZS

编码器

TX / RX抖动

衰减器

DMO_n

TTIP_n

TRING_n

定时

控制

远程

环回

数字

环回

类似物

环回

TxON_n

QRSS

探测器

RClk_n

RNEG_n / LCV_n

RPOS_n / RDATA_n

HDB3/

B8ZS

解码器

TX / RX抖动

衰减器

时序&

数据

恢复

PEAK

探测器

＆放大器;切片机

RTIP_n

RRING_n

LOOP1_n

LOOP0_n

LOS

探测器

AIS

探测器

RLOS_n

HW / HOST

规

JASEL1

JASEL0

RXTSEL

TXTSEL

TERSELR

XRES0

RXRES1

TEST

信息和通信技术

RESET

Tratio

SR / DR

EQC [4 ：0]的

TCLKE

RCLKE

RXMUTE

ATAOS

HARWARE控制

2

XRT83SH38

修订版1.0.3

8通道T1 / E1 / J1短程线路接口单元

特点

完全集成的八通道短程收发器E1 ， T1或J1的应用

可编程发送的脉冲整形器的E1 ， T1或J1短程接口

对于T1短程应用五固定发射脉冲设置

接收监控模式处理0到29分贝电阻衰减以及0至为6dB电缆衰减

E1和0的电缆衰减为T1模式3分贝

内部阻抗匹配为75Ω ， 100Ω ， 110Ω和120Ω

三态输出的发送和接收的冗余应用输入功能

提供在断电高阻抗的Tx和Rx

发送回波损耗达到或超过ETSI 300-166标准

片高输入抖动容限的数字时钟恢复电路

无晶体数字抖动衰减器，具有32位或64位无论是在发送和接收通道FIFO选择

片内倍频器T1或E1主时钟，从各种外部时钟源

高接收抗干扰

片上发射短路保护和限制，以及驱动器故障监视器输出（ DMO ）

接收信号丢失（ RLOS ）输出

片上的HDB3 / B8ZS / AMI编码器/解码器功能

QRSS码型发生器和检测，测试和监控

错误和双极性违章插入和检测

传输所有的人（ TAOS ）发电机和探测器

支持本地模拟，远程，数字和双环回模式

达到或超过T1和E1短程网络接入规范在ITU G.703 ， G.775 ， G.736和

G.823 ; TR- TSY- 000499 ; ANSI T1.403和T1.408 ; ETSI 300-166和AT&T酒吧62411

支持

五金

和

主持人

（微处理器并行或串行）的编程接口

JTAG支持

可编程中断

低功耗

逻辑输入可接收3.3V或5V电平

3.3V单电源供电

225球BGA封装

-40 ° C至+ 85°C温度范围

订购信息

P

艺术

N

棕土

XRT83SH38IB

P

ACKAGE

225球BGA

O

操作摄像机

T

emperature

R

ANGE

-40

°

C至+ 85

°

C

3

A

TPOS_1

TAOS_2 RDY_DTACK ALE_AS

CLKSEL0

DVDD

A[1]

A[3]

A[7]

TXON_0 JASEL0

TCLK_2

RLOS_3

RCLK_3

NC4

TCLK_0

TNEG_1

TAOS_1

CS

CLKSEL1

DGND

A[2]

A[6]

TX0N_3 JASEL1 TPOS_2 TNEG_3

RNEG_3

RPOS_3

NC12

NC1

RNEG_0

TCLK_1

B

TNEG_0

TPOS_0

TAOS_3

RD_DS

CLKSEL2

DGND_PDR

A[0]

A[5]

TXON_2 DMO_3 TCLK_3

DMO_2

TTIP_3

TGND_3

RTIP_3

NC5

RPOS_0

RCLK_0

XRT83SH38

C

DMO_1

DMO_0

TAOS_0

WR_R / W DGND_DR

DVDD_DR DVDD_PDR

A[4]

TXON_1 TNEG_2 TPOS_3 RPOS_2 RVDDD_3

RGND_3

RTIP_0

RVDD_0

RLOS_0

D

TVDD_0

RVDD_1

TGND_2

TRING_3

RRING_0

RGND_0

TGND_0

RRING_3

E

TVDD_1

TRING_2

TVDD_2

NC6

TRING_O

TTIP_0

TVDD_3

NC11

F

TTIP_1

RRING_1

TGND_1

TRING_1

TTIP_2

RRING_2

G

RLOS_1

RTIP_1

RPOS_1

RGND_1

DGND_DR RVDD_2

RGND_2

RTIP_2

H

MCLKOUT RNEG_1

RCLK_1

RLOS_2

RCLK_2

DGND_μP

RNEG_2

J

MCLKE1 VDDPLL_2 VDDPLL_1 DVDD_DR

XRT83SH38

（ TOP VIEW ）

225球BGA

RLOS_6

PTS1

AGND_BIAS

规

K

SR_DR

GNDPLL_2

MCLKT1 DGND_DR GNDPLL_1

DVDD_DR

RXON

AVDD_BIAS DVDDD_μP

8通道T1 / E1 / J1短程线路接口单元

4

RNEG_5

TRING_5

DMO_5

TVDD_4

DMO_4

TAOS_7

D[0]

DGND_PDR DVDD_DR

RXRES1

RNEG_4

TCLK_5

TAOS_4

D[7]

RESET

TNEG_4

TPOS_5

TAOS_5

D[6]

D[2]

D[1]

DVDD_PDR RXTSEL

TPOS_4

TNEG_5

TAOS_6

D[5]

D[4]

D[3]

RXRES0

TXTSEL

信息和通信技术

L

RTIP_5

RLOS_5

RCLK_5

PTS2

INT

RPOS_6

RTIP_6

M

RRING_5

RGND_5

RPOS_5

RCLK_6

RNEG_6

RGND_6

RRING_6

N

NC7

TTIP_5

RVDD_5

TVDD_6

TTIP_6

RVDD_6

NC10

P

TVDD_5

TRING_4

TGND_5

TVDD_7

TTIP_7

TRING_7

NC9

R

NC8

TTIP_4

TGND_4

TERSEL0 TXON_6 TXON_7 TNEG_7 TRING_6

TGND_7

RGND_7

RRING_7

T

RRING_4

RGND_4

TCLK_4

DGND_DR HW_HOST TERSEL1 RXMUTE μPCLK TPOS_7

RLOS_7

TGND_6

RPOS_7

RTIP_7

U

RTIP_4

RPOS_4

RCLK_4

TEST

TXON_5 TNEG_6

TCLK_7

RCLK_7

DMO_6

RVDD_7

V

4

5

6

NC2

RVDD_4

RLOS_4

TXON_4 DMO_7

TPOS_6

TCLK_6

RNEG_7

NC3

修订版1.0.3

1

2

3

7

8

9

10

11

12

13

14

15

16

17

18

XRT83SH38

修订版1.0.3

8通道T1 / E1 / J1短程线路接口单元

目录

一般DESCRIPTION.............................................................................................................. 1

A

PPLICATIONS

............................................................................................................................................................... 1

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT83SH38 T1 / E1 / J1 LIU （H

OST

M

ODE

)....................................................................................... 1

F

IGURE

2. B

LOCK

D

的作者IAGRAM

XRT83SH38 T1 / E1 / J1 LIU （H

ARDWARE

M

ODE

) .............................................................................. 2

F

EATURES

..................................................................................................................................................................... 3

订购信息.................................................................................................................... 3

引脚说明BY FUNCTION...............................................................................................五

R

ECEIVE

S

挠度

......................................................................................................................................................... 5

T

RANSMIT

S

挠度

....................................................................................................................................................... 8

M

ICROPROCESSOR

I

覆盖整个院落

.................................................................................................................................... 10

抖动

A

TTENUATOR

.................................................................................................................................................... 12

C

LOCK

S

YNTHESIZER

.................................................................................................................................................. 12

A

LARM

F

受膏

/R

EDUNDANCY

S

UPPORT

................................................................................................................. 14

S

ERIAL

P

ORT和JTAG

............................................................................................................................................... 16

P

OWER和

G

圆

.................................................................................................................................................. 17

功能说明...................................................................................................... 19

1.0硬件模式VS主机模式............................................ .................................................. .. 19

在硬件模式下1.1的功能差异............................................ .......................................... 19

T

ABLE

1: D

IFFERENCES

B

ETWEEN

H

ARDWARE

M

ODE和

H

OST

M

ODE

................................................................................................. 19

2.0主时钟发生器......................................................................................................... 20

F

IGURE

3. T

WO

I

NPUT

C

LOCK

S

环境允许

................................................................................................................................................. 20

F

IGURE

4. O

NE

I

NPUT

C

LOCK

S

环境允许

................................................................................................................................................. 20

T

ABLE

2: M

ASTER

C

LOCK

G

enerator

................................................................................................................................................. 20

3.0接收通道线路接口............................................. .................................................. ..... 21

F

IGURE

5. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

R

ECEIVE

P

ATH

............................................................................................................ 21

3.1线路终端（ RTIP / RRING ） .............................................................................................................. 21

3.1.1案例1：内部TERMINATION.......................................................................................................................... 21

T

ABLE

3: S

选举

I

NTERNAL

I

MPEDANCE

................................................................................................................................... 21

F

IGURE

6. T

YPICAL

C

ONNECTION

D

IAGRAM

U

星

I

NTERNAL

T

发芽

.......................................................................................... 22

3.1.2案例2 ：内部端接一个外部固定电阻器适用于所有模式.................... 22

T

ABLE

4: S

选举

V

的作者ALUE

E

XTERNAL

F

IXED

R

ESISTOR

.................................................................................................... 22

F

IGURE

7. T

YPICAL

C

ONNECTION

D

IAGRAM

U

星

O

NE

E

XTERNAL

F

IXED

R

ESISTOR

............................................................................. 22

3.2时钟和数据恢复................................................................................................................... 22

F

IGURE

8. R

ECEIVE

D

ATA

U

PDATED ON THE

R

伊辛

E

作者： DGE

RCLK..................................................................................................... 23

F

IGURE

9. R

ECEIVE

D

ATA

U

PDATED ON THE

F

奥林

E

作者： DGE

RCLK................................................................................................... 23

T

ABLE

5: T

即时通信

S

PECIFICATIONS FOR

RCLK / RPOS / RNEG ................................................................................................................ 23

3.2.1接收灵敏度.............................................................................................................................................. 23

F

IGURE

10. T

美东时间

C

ONFIGURATION FOR

M

EASURING

R

ECEIVE

S

ENSITIVITY

............................................................................................ 24

3.2.2干扰余量......................................................................................................................................... 24

F

IGURE

11. T

美东时间

C

ONFIGURATION FOR

M

EASURING

I

干涉现象

M

ARGIN

......................................................................................... 24

3.2.3一般报警检测和中断产生......................................... ............................... 24

F

IGURE

12. A

NALOG

R

ECEIVE

L

作者： OS

S

IGNAL FOR

T1/E1/J1................................................................................................................ 25

T

ABLE

6: A

NALOG

RLOS

ECLARE

/C

LEAR

(T

YPICAL

V

ALUES

)

为

T1 / E1 ............................................... .............................................. 25

3.3接收抖动衰减器.................................................................................................................. 26

3.4 HDB3 / B8ZS解码器.................................................................................................................................. 26

3.5 RPOS / RNEG / RCLK ........................................................................................................................................ 26

F

IGURE

13. S

炉火

R

AIL

M

ODE

W

ITH一个

F

IXED

R

EPEATING

"0011" P

ATTERN

......................................................................................... 26

F

IGURE

14. D

UAL

R

AIL

M

ODE

W

ITH一个

F

IXED

R

EPEATING

"0011" P

ATTERN

............................................................................................ 26

3.6 RXMUTE （ LOS接收器具有数据静音） ......................................... .............................................. 27

F

IGURE

15. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

R

X

静音F

油膏

................................................................................................... 27

4.0发送通道线路接口............................................. .................................................. .. 28

F

IGURE

16. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

T

RANSMIT

P

ATH

......................................................................................................... 28

4.1 TCLK / TPOS / TNEG数字输入............................................................................................................ 28

F

IGURE

17. T

RANSMIT

D

ATA

S

AMPLED ON

F

奥林

E

作者： DGE

TCLK...................................................................................................... 28

F

IGURE

18. T

RANSMIT

D

ATA

S

AMPLED ON

R

伊辛

E

作者： DGE

TCLK........................................................................................................ 28

T

ABLE

7: T

即时通信

S

PECIFICATIONS FOR

TCLK/TPOS/TNEG.................................................................................................................. 29

4.2 HDB3 / B8ZS编码器.................................................................................................................................. 29

T

ABLE

8: E

作者XAMPLES

HDB3 ê

NCODING

............................................................................................................................................ 29

T

ABLE

9: E

作者XAMPLES

B8ZS ê

NCODING

............................................................................................................................................. 29

4.3传输抖动衰减器...............................................................................................................三十

I