xr
2005年10月
XRK49911
3.3V高速（ 110 MHz）的可编程偏移时钟缓冲器
修订版1.0.1
功能说明
该XRK49911是3.3V高速低电压
可编程偏移时钟缓冲器。其目的是为
高性能计算机系统，并提供用户
可选择的控制系统时钟功能
最佳时机。八个输出，分为四
银行，可以在每个驱动50Ω端接传输
线，同时提供最小的，指定的输出
倾斜和满摆幅低电压TTL逻辑电平。
每家银行（每行两个输出） ，可单独
选择一个九延误或功能
通过两种配置专用的三电平输入。
这些输出能够超前或滞后的CLKIN输入
通过多达6个时间单位的参考时钟的
标称“零”歪斜位置上。集成的PLL
允许外部载荷和传输线路延迟
要被取消的效果达到零延迟的能力。
结合了零延迟功能
可选的输出偏移功能，输出到输出
到的延迟
±12
时间单位可以被创建。
该XRK49911的除法功能（除以2并
分频4 ）允许低频的分布
时钟可以由两个或四个在时钟乘以
目的地。此功能便于时钟分配
同时允许最大系统时钟的灵活性。
特点
3.75-至110 MHz的输出操作
所有输出对歪斜<100 ps的典型
三年级歪斜
-2 : t
SKEW0
<250ps
-5 : t
SKEW0
<500ps
-7 : t
SKEW0
<700ps
可选的输出功能
为+/- 6吨偏斜调整
U
（最多18纳秒）
反相和非反相
在操作
1
/
2
和
1
/
4
输入频率
工作在2X和4X输入频率
周期间抖动
< 25 PS （ RMS）
<为200 ps （峰峰值）
零输入至输出延迟
50 ％占空比的输出
LVTTL输出驱动50Ω端接线路
采用3.3V单电源供电
32引脚PLCC封装
绿色包装
提供无铅引线框架
F
IGURE
1. B
LOCK
D
的作者IAGRAM
XRK49911
H
M
CLKIN
REF
L
QA0
QA1
PLL
FB_IN
反馈
QB0
QB1
FSEL *
PLL_BYPASS *
银行的“倾斜”
控制
QC0
QC1
SELA [1： 0] *
SELB [1： 0] *
SELC [1： 0] *
SELD [1： 0] *
*三电平输入
2
2
2
2
QD0
QD1
Exar公司
公司48720加藤道，弗里蒙特CA， 94538
(510) 668-7000
传真（ 510 ） 668-7017
www.exar.com
XRK49911
3.3V高速（ 110 MHz）的可编程偏移时钟缓冲器
xr
修订版1.0.1
产品订购信息
P
RODUCT
N
棕土
XRK49911IJ-2
XRK49911CJ-2
XRK49911IJ-5
XRK49911CJ-5
XRK49911CJ-7
A
CCURACY
250 PS
250 PS
500 PS
500 PS
750 PS
T
emperature
R
ANGE
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
0 ° C至+ 70°C
F
IGURE
2. P
IN
O
的的UT
XRK49911
PLL_BYPASS
31
SELC0
4
SELC1
SELD0
SELD1
V
CCQ
V
CCN
QD1
QDO
GND
GND
5
6
7
8
9
10
11
12
13
14
QC1
3
2
1
32
30
29
28
27
26
SELB0
GND
SELA1
SELA0
V
CCN
QA0
QA1
GND
GND
XRK49911
SELB1
25
24
23
22
21
20
QB0
CLKIN
17
FB_IN
FSEL
15
QC0
16
V
CCN
18
V
CCN
GND
V
CCQ
19
QB1
2
xr
修订版1.0.1
XRK49911
3.3V高速（ 110 MHz）的可编程偏移时钟缓冲器
引脚说明
P
IN
N
AME
CLKIN
FB_IN
FSEL
PLL_BYPASS
SELA0
SELA1
SELB0
SELB1
SELC0
SELC1
SELD0
SELD1
QA0
QA1
QB0
QB1
QC0
QC1
QD0
QD1
V
CCN
P
IN
#
1
17
3
31
26
27
29
30
4
5
6
7
24
23
20
19
15
14
11
10
9
16
18
25
2
8
12
13
21
22
28
32
T
YPE
I
I
I
I
I
参考时钟输入。
PLL的反馈输入。 （通常连接到八个输出中的一个）
三电平频率范围选择。见表1
三电平选择。见PLL_BYPASS部分。
三电平选择输入的银行A输出（ QA0 ， QA1 ） 。见表2 。
D
ESCRIPTION
I
三电平选择输入的银行B输出（ QB0 ， QB1 ） 。见表2 。
I
三电平选择输入为C银行输出（ QC0 ， QC1 ） 。见表2 。
I
三电平选择输入的组D输出（ QD0 ， QD1 ） 。见表2 。
O
银行A输出对。见表2 。
O
B银行的输出对。见表2 。
O
银行C的输出对。见表2 。
O
组D输出对。见表2 。
PWR
电源的输出驱动器。
V
CCQ
GND
PWR
电源为内部电路。
PWR
地面上。
3
XRK49911
3.3V高速（ 110 MHz）的可编程偏移时钟缓冲器
T
ABLE
1: F
Characteristic低频
R
ANGE
S
选举和
t
U
C
ALCULATION
[1]
f
喃
（ MH
Z
)
FSEL
[2]
低
MID
高
[3]
M
IN
15
25
40
M
AX
30
50
110
xr
修订版1.0.1
t
U
= 1 / (
f
NOM X
N)
哪里
A
PPROXIMATE
F
Characteristic低频
（ MH
Z
)
AT
哪
t
U
N=
= 1.0ns
44
26
16
22.7
38.5
62.5
SKEW选择控制
偏斜选择控制由四个独立的银行。每家银行有两个低偏移，高扇出驱动程序
（ QX0 ， QX1 ）和两个相应的三电平功能选择（ SELx0 ， SELx1 ）输入。九个可能的输出
态为每个银行示于表2中作为由每家银行的选择输入来确定。所有时间
测量是相对于CLKIN的输入与连接到FB_IN输入输出
配置0吨
U
操作。
T
ABLE
2: P
ROGRAMMABLE
S
KEW
C
ONFIGURATIONS
[1]
F
油膏
S
ELECT
I
NPUTS
SEL
X
1
低
低
低
MID
MID
MID
高
高
高
SEL
X
0
低
MID
高
低
MID
高
低
MID
高
QA [1： 0]， QB [1：0 ]
-4t
U
-3t
U
-2t
U
-1t
U
0t
U
+1t
U
+2t
U
+3t
U
+4t
U
O
安输出
F
受膏
QC [1：0 ]
÷2
-6t
U
-4t
U
-2t
U
0t
U
+2t
U
+4t
U
+6t
U
÷4
量子点[1：0 ]
÷2
-6t
U
-4t
U
-2t
U
0t
U
+2t
U
+4t
U
+6t
U
倒
N
OTES
:
1.对于所有的三电平（三态）输入，高电平表示为V连接
CC
， LOW指示GND的连接，
MID表示一个打开的连接。内部端接电路包含一个未连接的输入V
CC
/2.
2.电平要在FSEL设置由“正常”的操作频率来确定（六
喃
） PLL的。公称
频率（f
喃
）总是出现在QA0和其它输出，当他们在他们的未分割的方式被操作
（见表2）。出现在CLKIN和FB_IN输入的频率为f
喃
当输出端连接到
FB_IN是不可分割的。的CLKIN和FB_IN输入的频率为f
喃
÷ 2或f
喃
÷4时，部分
配置为一个倍频。
3.当FSEL销被选择高电平时， CLKIN的输入必须不加电时直至V转换
CC
已达到
2.8V.
4
xr
修订版1.0.1
XRK49911
3.3V高速（ 110 MHz）的可编程偏移时钟缓冲器
F
IGURE
3. T
YPICAL
O
UTPUTS WITH
FB_IN
ONNECTED到
Z
ERO
-S
KEW
O
安输出
t
0
+1t
U
t
0
+2t
U
t
0
+3t
U
t
0
+4t
U
t
0
+5t
U
t
0
+6t
U
t
0
-6t
U
t
0
-5t
U
t
0
-4t
U
t
0
-3t
U
t
0
-2t
U
t
0
-1t
U
FB_IN
SELA [1 ：0]的
SELB [1 ：0]的
（不适用）
LL
LM
LH
ML
MM
MH
HL
HM
HH
（不适用）
（不适用）
（不适用）
CLKIN
SELC [1 ：0]的
SELD [1 ：0]的
-6t
U
LM
-4t
U
LH
-3t
U
（不适用）
-2t
U
ML
-1t
U
（不适用）
0t
U
MM
+1t
U
（不适用）
+2t
U
MH
+3t
U
（不适用）
+4t
U
HL
+6t
U
HM
LL / HH红利
HH （ D）
倒置
PLL_BYPASS
该PLL_BYPASS输入是一个三电平输入。在正常的系统操作中，该引脚被连接到地。
在正常操作（连接到低电平）输出全部功能，只根据自己的功能连接
选择输入（ SELx [1 ：0]）和PLL的波形特性。
如果PLL_BYPASS输入被迫的中频和高频状态下，设备将工作在PLL旁路模式，以
锁相环断开， CLKIN的波形将直接控制所有输出。相输出
，与在正常模式下：输出时序由SELx [0 1]的控制。
5
t
0
QQ：2881677436 复制
