XR-T56L85
...模拟加公司
TM
低功耗
PCM线接口
六月1997-3
FEATURES10
D
低功耗（典型14毫安）
D
+ 5V单电源
D
高达2.048 Mbps的速率运行在Tx和Rx
方向
D
接收器输入可以是：
- 平衡变压器耦合
- 容性（双绞线）
- 单同轴电容耦合
应用
D
T1和CEPT接口
D
消费物价指数
D
DMI
概述
该XR - T56L85是PCM线路接口芯片。它由
发送和接收电路中的DIL 18针
封装。的最大位速率的芯片可以处理是
2.048 Mbps和信号电平所接收的可
订购信息
产品型号
XR-T56L85N
XR-T56L85D
以一半的比特率衰减电缆损耗10dB的。总
消耗电流12-16mA之间在+ 5V 。
包
18铅300英里CDIP
18铅300英里JEDEC SOIC
操作
温度范围
-40 ° C至+ 85°C
-40 ° C至+ 85°C
框图
PDC
1
积极
门槛
比较
+
–
负
门槛
比较
–
+
TTL缓冲器
11 RPOS
TTL缓冲器
8
4
RCLK
TE
RXDATA + 2
RXDATA- 3
PEAK
探测器
TTL缓冲器
10 RNEG
6
TANK BIAS
BIAS
RXV
CC
9
RXGND 7
TXV
CC
18
TPOS 17
TCLK 16
TNEG 12
TXGND 14
TTL缓冲器
TTL缓冲器
BIAS
5
BIAS
15 TXDATA +
13 TXDATA-
图1.框图
版本2.01
E1992
Exar公司，加藤路48720 ，弗里蒙特，CA 94538
z
(510) 668-7000
z
传真（ 510 ） 668-7017
1
XR-T56L85
引脚配置
PDC
RXDATA +
RXDATA-
TE
BIAS
TANK BIAS
RXGND
RCLK
RXV
CC
1
2
3
4
5
6
7
8
9
18
17
16
15
14
13
12
11
10
TXV
CC
TPOS
TCLK
TXDATA +
TXGND
TXDATA-
TNEG
RPOS
RNEG
PDC
RXDATA +
RXDATA-
TE
BIAS
TANK BIAS
RXGND
RCLK
RXV
CC
1
2
3
4
5
6
7
8
9
18
17
16
15
14
13
12
11
10
TXV
CC
TPOS
TCLK
TXDATA +
TXGND
TXDATA-
TNEG
RPOS
RNEG
18铅CDIP （ 0.300 “ ）
18引脚SOIC （JEDEC ， 0.300 “ ）
引脚说明
针＃
1
2
符号
PDC
RXDATA +
I
TYPE
描述
峰值检波电容。
该引脚应连接到一个0.1μF的电容
接收模拟输入正。
从线路接收到的AMI的信号被施加在这个和
在RX数据（ - ）引脚。数据和时钟的应用在这两个引脚上的信号恢复和
输出在RPOS ， RNEG和RCLK引脚。
接收模拟输入负。
见RX DATA （ + ）的说明。
LC谐振回路励磁输出。
该输出连接到罐的电路的一侧。
偏见。
该引脚应连接到地通过一个0.1μF的电容。
坦克参考。
该坦克电路，通过这个输出偏置。
接收器接地。
为了尽量减少地面干扰的单独引脚用于接地再
ceiver部分。
O
恢复接收时钟。
从AMI信号中恢复时钟信号在RX接收的
数据（+）和RX数据（ - ）引脚。这个信号被输出到终端设备。
接收电源电压。
5V电源电压接收部分。
O
接收负数据输出。
在这个引脚上的信号对应于收到的负
脉冲在RX DATA（ +） / RX DATA（ - ）引脚。此TTL兼容的信号输出到所述
终端设备。
收到积极的数据输出。
在这个引脚上的信号对应于收到了积极的
脉冲在RX DATA（ +） / RX DATA管脚。这TTL兼容信号所输出的
终端设备。
传递负数据输入。
TTL输入为负极性脉冲（负部
AMI的脉冲序列）的通过TX DATA（ +）和TX DATA管脚将被发送到该行的。
传递负数据输出。
此销，随着TX DATA（ + ）引脚，形成一个差动
驱动器的输出，这是用来驱动AMI数据向下通过变压器的线路。注意：这是一个
集电极开路输出。
传输地面。
O
I
I
发送正数据输出。
请参阅说明TX DATA （ - ） 。
传输时钟。
TPOS和TNEG被采样的TCLK的上升沿。
正传递数据输入。
TTL输入为正极性脉冲（的正部分
）引脚 - AMI的脉冲串），以通过TX数据（+）和TX数据（要发送到线路。
传输电源电压。
5V电源电压施加到发射部分。
3
4
5
6
7
8
9
10
RXDATA-
TE
BIAS
TANK BIAS
RXGND
RCLK
RXV
CC
RNEG
I
O
O
11
RPOS
O
12
13
TNEG
TXDATA-
I
O
14
15
16
17
18
TXGND
TXDATA +
TCLK
TPOS
TXVCC
版本2.01
2
XR-T56L85
绝对最大额定值
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 20V
系统说明
接收器
传入的双极PCM信号，它被衰减
并通过电缆扭曲施加到接收器输入，
由RX数据（+）和RX DATA的（ - ）引脚，可以是
通过平衡变压器，平衡的电容
联接端子或单端同轴电缆（见
图5）。
峰值检波器输入下面生成一个
用于正和负阈值的直流参考
比较器（提取的正和负数据
脉冲）。上的正和负数据信息
脉冲的所输出的截至销TTL电平兼容的信号
RPOS和RNEG分别。更具体地讲，一个
在RPOS引脚输出信号出现表明一个
在接收数据（ + ） / RX接收到正脉冲
数据（ - ）引脚，从输入的双极性数据流。
同样是在RNEG引脚输出信号出现
表示一个负脉冲是在RX接收的
DATA （ + ） / RX DATA （ - ）引脚。从这种转换
双极性信号TTL兼容信号允许数字
由所述终端的时钟和数据信号的处理
设备。中的TTL的波形的一个例子
兼容恢复时钟和数据，由输出
该芯片的接收器部分被呈现在
图2中，
科幻gure 3
和
图5中。
调谐到谐振电路
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ℃150 ℃的
适当的频率被外部添加到提供的
所接收的相应的频率选择性滤波
CLOCK信号。
变送器
在芯片的发射器部分接收的TTL
兼容的信号，并发送一个相应的双极
数据流的路线（见
图5）。
TPOS和
TNEG是决定极性TTL兼容信号
脉冲被产生并在所述输出传送
双极性数据流。无论TPOS和TNEG输入是
由发送时钟时，TCLK的上升沿进行采样。
在TX数据（+）和TX DATA（ - ）引脚形成差动
驱动器的输出，这是用来驱动AMI数据向下行
通过一个变压器。 TX数据（ +）和Tx数据（ - ）引脚
是集电极开路输出。
当一个逻辑“高”信号施加到TPOS销，一
正脉冲（双极性数据的正部分
流）将被发送到的通过TX数据线（+）
O / P和TX数据（ - ）O / P引脚。同样，当一个逻辑
“高”信号施加到TNEG销，一个负脉冲
通过TX数据（+）和TX将被发送到线
DATA （ - ）引脚。关键波形的示意图
参与这一TTL到AMI的转换过程中，在
芯片的发送器部分被呈现在
图4中。
版本2.01
4
QQ：2880707522 复制
