0
R
XC3000系列
现场可编程门阵列
（ XC3000A / L时， XC3100A / L）的
0
7*
1998年11月9日（版本3.1 ）
产品说明
完整的开发系统
- 原理图捕获，自动布局布线
- 逻辑和时序仿真
- 交互式设计编辑器优化设计
- 时间计算器
- 接口来流行的设计环境中，如
Viewlogic系公司，Cadence ， Mentor Graphics公司，和其他人
特点
四个相关的现场可编程门完整产品线
阵列产品系列
- XC3000A ， XC3000L ， XC3100A ， XC3100L
非常适用于广泛的定制的VLSI设计任务
- 替换TTL ，微星，和其他PLD逻辑
- 集成了完整的子系统到一个单一的
包
- 避免在NRE ，时间延迟，以及传统的风险
蒙面门阵列
高性能CMOS静态存储器技术
- 70 370 MHz的保证触发率，逻辑
从7到1.5 ns的延迟
- 系统时钟速度超过85 MHz的
- 低静态电流和有功功率的消耗
灵活的FPGA架构
- 兼容阵列，从1000到7500大门
复杂性
- 广泛的寄存器组合，以及I / O
能力
- 高扇出信号分配，低偏移时钟网络
- 内部三态总线功能
- TTL或CMOS输入阈值
- 片上晶体振荡器放大器
无限可重编程
- 易于设计迭代
- 在系统逻辑的改变
广泛的封装选择
- 超过20种不同的套餐
- 塑料和陶瓷表面贴装和引脚并网
阵列封装
- 很薄很薄型四方扁平封装（ TQFP和
VQFP ）选项
准备量产
- 标准的，现成的，现成的产品可用性
- 100 ％出厂前测试设备
- 卓越的可靠性记录
设备
XC3020A ， 3020L ， 3120A
XC3030A ， 3030L ， 3130A
XC3042A ， 3042L ， 3142A ， 3142L
XC3064A ， 3064L ， 3164A
XC3090A ， 3090L ， 3190A ， 3190L
XC3195A
最大逻辑
门
1,500
2,000
3,000
4,500
6,000
7,500
典型的浇口
个CLB
范围
1,000 - 1,500
64
1,500 - 2,000
2,000 - 3,000
3,500 - 4,500
5,000 - 6,000
6,500 - 7,500
100
144
224
320
484
其他XC3100A特点
超高速FPGA系列有六个成员
- 5085 MHz的系统时钟频率
- 190至370 MHz的保证触发器触发率
- 1.55 4.1 ns的逻辑延迟
在22 X 22 CLB高端额外的家庭成员
数组大小XC3195A设备
8毫安输出吸收电流8 mA输出电流
最大功率下降，静态电流为5毫安
100 ％的架构和引脚与其他兼容
XC3000系列
软件和比特流的XC3000兼容，
XC3000A和XC3000L家庭
7
XC3100A结合XC3000A的功能和
XC3100系列：
其他互连资源TBUFs和CE
输入
配置比特流的错误检查
软启动保持所有输出时转换率受限
初始上电
更先进的CMOS工艺
低电压版本可供选择
低压成套设备的功能，在3.0 - 3.6 V
XC3000L - 低电压版本的XC3000A设备
XC3100L - 低电压版本的XC3100A设备
ARRAY
8x8
10 x 10
12 x 12
16 x 14
16 x 20
22 x 22
用户I / O
倒装FL OPS
最大
64
256
80
96
120
144
176
360
480
688
928
1,320
横
延绳钓
16
20
24
32
40
44
CON组fi guration
数据位
14,779
22,176
30,784
46,064
64,160
94,984
1998年11月9日（版本3.1 ）
7-3
R
XC3000系列现场可编程门阵列
介绍
XC3000系列现场可编程门阵列（FPGA ）
提供一组高性能，高密度，数字
集成电路。定期，可扩展的，灵活的，
用户可编程的阵列结构是由一
配置程序商店以及三种类型的config-
urable元素： I / O块（ IOB的）外围，核心
可配置逻辑Bocks （ CLB）是与资源的阵列
互连。 FPGA中的一般结构是
所示
图2中。
该开发系统提供
原理图输入和自动布局布线设计
条目。逻辑和时序仿真，并在电路内仿真
可作为设计验证的替代品。设计
编辑器被用于交互式设计优化，并
编译，代表该配置中的数据图案
程序。
该FPGA用户逻辑功能和互连是
由存储在配置程序的数据来确定
内部静态存储器单元。该程序可以在被加载
任何的多种模式，以适应不同的系统
要求。该程序数据驻留在外部的
EEPROM ， EPROM或ROM中的应用电路上
板，或者软盘或硬盘上。芯片的初始化
逻辑提供了选装的自动加载程序
数据在上电时。同伴XC17XX串行组态
日粮PROM中提供了一个非常简单的串行配置
程序存储在一次性可编程包。
的XC3000现场可编程门阵列的家庭亲
韦迪各种各样的逻辑容量，封装类型，温度
TURE的范围和速度级别。
下面是这些XC3000产品的简单概述电流
rently强调：
XC3000A系列
- 该XC3000A是一种增强
版本基本XC3000系列，拥有更多的
互连资源与其他用户友好
增强功能。
XC3000L家庭
- 该XC3000L是相同的
体系结构和功能的XC3000A家庭，但
工作在3.3 V的标称电源电压
XC3000L是正确的解决方案，电池供电和
低功耗应用。
XC3100A系列
- 该XC3100A是
性能优化的相对XC3000A系列。
尽管双方家庭都流和足迹
兼容的XC3100A系列扩展切换率
370 MHz和在系统性能，以超过80兆赫。
该XC3100A系列还提供了一个额外的数组
大小， XC3195A 。
XC3100L家庭
- 该XC3100L是相同的
结构和功能的XC3100A家庭，但
工作电压为3.3V的标称电源电压。
图1
示出了家庭之间的关系。
相对于原来的XC3000家族， XC3000A报价
附加的功能和增加的速度。该XC3000L
系列提供相同的附加功能，但降低
速度由于3.3伏。其较低的电源电压
XC3100A系列提供了相当高的速度，
更高的密度与XC3195A 。
新的XC3000系列相比，原始
XC3000系列
读者已经熟悉了原来的XC3000系列
的FPGA ，在XC3000A主要的新功能，
XC3000L ， XC3100A和XC3100L家庭中列出
本节。
所有这些新的家庭都是向上兼容扩展
原来XC3000 FPGA架构。任何流
用于配置的XC3000设备将配置cor-
响应XC3000A ， XC3000L ， XC3100A ，或XC3100L
设备完全相同的方式。
该XC3100A和XC3100L FPGA体系结构
该XC3000A的向上兼容和扩展
XC3000L架构。用于配置任何流
XC3000A或XC3000L设备将配置，对应
应的XC3100A或XC3100L装置完全相同的
方式。
XC3000系列概述
现在有内的四个不同的家族分组
XC3000系列FPGA器件：
XC3000A系列
XC3000L家庭
XC3100A系列
XC3100L家庭
所有四个家庭共享一个通用架构，开发
换货软件，设计和编程方法，并
也是常见的封装引脚输出。广泛的产品
说明介绍了这些常见的问题。
详细的参数信息，为XC3000A ，
XC3000L ， XC3100A和XC3100L产品系列，然后是
提供的。 （该XC3000和XC3100家族没有消遣
ommended用于新设计。 ）
7-4
1998年11月9日（版本3.1 ）
R
XC3000系列现场可编程门阵列
详细功能描述
可配置的输入/输出模块（IOB ）的周长
提供了内部之间的可编程接口
逻辑阵列和器件封装的管脚。 CON-的阵列
figurable逻辑块（CLB ），执行用户指定的逻辑
功能。互连资源进行编程，以
形成网络，承载信号的逻辑块之间， analo-
合子到印刷电路板走线连接MSI / SSI
包。
块的逻辑功能是由编程实现的
查找表。功能选项由亲实现
革兰氏控制的多路复用器。互联网络
间块与金属段中实现
通过程控通晶体管加盟。
这些FPGA的功能由配置确定
被装载到内部，分布阵列方案
的配置存储器单元。配置程序
被加载到设备上电时，并且可以被重新加载
在命令。该FPGA包括逻辑和控制信号
实现自动或被动配置。节目
数据可以是位串行或并行字节。该开发
换货系统生成的配置程序比特
流用于配置设备。内存加载
过程是独立的用户的逻辑功能。
配置存储器
用于配置存储器中的静态存储单元
在现场可编程门阵列被设计
专为高可靠性和抗干扰能力。廉正
基于这种设计的设备配置存储器是
即使在恶劣的条件保证。如图
图3中，
基本存储单元由2个CMOS
用于写入和读取变频器加一个导通晶体管
单元格数据。该单元的配置只在书面和
只回读期间读取。在正常操作期间，该
电池提供连续控制和传输晶体管是
关，并且不影响细胞的稳定性。这是完全不同的
从常规存储器装置的操作中，在
其中细胞频繁读取和重写。
PWR
DN
P9
P8
P7
P6
P5
P4
P3
P2
GND
I / O模块
P11
三态缓冲器的访问
以水平长行
可配置逻辑
块
TCL
KIN
AA
P12
AB
AC
AD
互连区
P13
BA
U61
BB
配置存储器
X3241
图2 ：现场可编程门阵列结构。
它由可编程I / O块中，可配置逻辑块和它们的互连资源的芯周长的。
这些被配置程序的存储单元的分布式阵列的所有控制。
7-6
1998年11月9日（版本3.1 ）
帧指针
R
XC3000系列现场可编程门阵列
测试，没有软错误已在所观察到的甚至
存在的非常高剂量的α辐射。
CON组fi guration
控制
Q
读或
写
数据
Q
X5382
图3 ：静态配置的内存单元。
它装载了配置程序和反对的一个位
在现场可编程trols一个程序的选择
门阵列。
加载配置数据的方法是可选择的。
两种方法使用的串行数据，而三个用字节宽
数据。内部配置逻辑框架采用Infor公司
息，嵌入在节目数据通过显影
系统中，以直接存储单元加载。串行数据
制定和长度计数序言提供编程
对各种FPGA器件的设备在一个混合的兼容性
同步，串行菊花链的形式。
I / O模块
在所示的每个用户可配置的IOB
图4中，
提供了一个
该装置的外部封装引脚之间的接口
和内部用户的逻辑。每个IOB包括寄存器
羊羔和直接输入路径。每个IOB提供了一个编程
序的三态输出缓冲器，其可通过一个驱动
注册或直接输出信号。配置选项
允许每个IOB的反转，以受控的压摆率与一
高阻抗上拉。每个输入电路还提供了
输入钳位二极管，以提供静电保护，
和电路抑制了输入电流产生闭锁。
VCC
该存储单元的输出Q和Q使用地面和V
CC
列弗
ELS并提供持续的，直接控制。附加
电容式有没有地址一起加载
解码和检测放大器提供高稳定性，
细胞。由于配置存储器单元的结构中，
它们不受极端电源游览
还是非常高的水平α粒子辐射。在可靠性
程控记忆细胞
OUT
倒置
3-STATE
倒置
产量
SELECT
SLEW
率
被动
撩
7
三态
（ OUTPUT ENABLE ）
T
OUT
O
D
Q
FLIP
拍击
产量
卜FF器
I / O焊盘
R
DIRECT IN
注册地
I
Q
Q
D
FLIP
拍击
or
LATCH
R
OK
IK
（全局复位）
TTL或
CMOS
输入
门槛
CK1
CK2
节目
控制
多路复用器
=可编程连接点或画中画
X3029
图4 ：输入/输出模块。
每个IOB包括输入和输出存储元件和配置存储器单元选定的I / O选项。供您选择
两个时钟可在每个管芯的边缘。每个时钟线的极性（未每个触发器或锁存器）是可编程的。
触发上升沿触发触发器的时钟线为低电平锁存使能（透明锁存）信号和副
反之亦然。被动的上拉只能在输入使能，而不是产出。所有的用户输入编程为TTL或CMOS
阈值。
1998年11月9日（版本3.1 ）
7-7
