0
R
Spartan系列一次性
可编程配置
的PROM （ XC17S00 ）
5
DS030 （ V1.8 ） 2001年10月10日
0
产品speci fi cation
介绍
斯巴达
家族的PROM中提供了一种易于使用的，
具有成本效益的方法，用于存储的Spartan设备的配置
化比特流。
当斯巴达器件处于主串行模式下，它gener-
阿泰的配置时钟驱动斯巴达PROM 。一
之后的时钟上升沿存取时间短，会出现数据
对PROM的数据输出管脚，其连接到所述不要过多
谭装置D
IN
引脚。斯巴达设备产生的
时钟脉冲的适当数目来完成config-
uration 。配置完成后，它会禁用PROM 。当一个
简陋的设备是从串行模式下， PROM和
斯巴达设备必须都时钟由一个输入信号。
对器件编程，无论是赛灵思联盟或
基础系列开发系统编译不要过多
谭设备的设计文件转换成标准HEX格式，它是
然后将其转移到大多数商用PROM编程。
斯巴达PROM特点
构造的一次性可编程（OTP）的只读
存储器用来存储配置比特流为
斯巴达，斯巴达-XL和Spartan- II FPGA器件
简单的界面，斯巴达设备只需要
一个用户I / O引脚
可编程复位极性（高有效或
低）
低功耗CMOS浮栅工艺
可在5V和3.3V版本
可在紧凑的塑料8引脚DIP ， 8引脚VOIC ，或
20引脚SOIC封装。
通过领先的程序员编程支持
生产厂家。
利用赛灵思联盟和设计支持
基础系列软件包。
保证20年寿命数据保存
Spartan FPGA的
XCS05
XCS05XL
XCS10
XCS10XL
XCS20
XCS20XL
XCS30
XCS30XL
XCS40
XCS40XL
XC2S50
XC2S100
XC2S150
CON组fi guration位
53,984
54,544
95,008
95,752
178,144
179,160
247,968
249,168
329,312
330,696
559,232
781,248
1,040,128
兼容斯巴达PROM
XC17S05
XC17S05XL
XC17S10
XC17S10XL
XC17S20
XC17S20XL
XC17S30
XC17S30XL
XC17S40
XC17S40XL
XC17S50XL
XC17S100XL
XC17S150XL
2001 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS030 （ V1.8 ） 2001年10月10日
产品speci fi cation
www.xilinx.com
1-800-255-7778
1
Spartan系列一次性可编程配置PROM （ XC17S00 ）
R
引脚说明
表1：
斯巴达PROM引脚分配
8-pin
引脚名称
数据
PDIP和
VOIC
1
20-pin
SOIC
1
引脚说明
数据输出，当CE或OE无效高阻状态。在编程过程中，
DATA引脚为I / O。注意，参考可以编程为高有效或
低电平有效。
在CLK输入的每个上升沿递增内部地址计数器，如果两个
CE和OE活跃。
当高，这种输入保存地址计数器复位，并把数据输出的
高阻抗状态。该输入引脚的极性是可编程的，因为无论是
RESET / OE或OE / RESET 。为了避免混淆，本文介绍了引脚
RESET / OE ，但极性相反，可以在所有设备上。当RESET
激活时，地址计数器被保持在零，并且数据输出是在一
高阻抗状态。这个输入信号的极性是可编程的。默认值是
高电平有效复位，但最好的选择是低电平有效复位，因为它可以
由FPGA的INIT引脚驱动。
该引脚的极性被控制在编程接口。该输入引脚
使用Xilinx HW- 130编程软件可轻松倒置。第三方
程序员有不同的方法来反转该引脚。
CE
GND
V
CC
4
5
7, 8
10
11
18, 20
高电平时，此引脚禁止内部地址计数器，使在数据输出
一个高阻抗状态，并迫使器件进入低我
CC
待机模式。
GND是接地连接。
在V
CC
引脚被连接到正电源电压。
CLK
RESET / OE
（ OE / RESET ）
2
3
3
8
注意事项：
在该表中未列出1.引脚被保留，
必须
不从外部连接。
PROM的控制
连接斯巴达设备与PROM ：
PROM的数据输出驱动器为D
IN
输入
领先斯巴达设备。
主斯巴达设备CCLK输出驱动
在PROM的CLK输入。
PROM的复位/ OE输入由驱动
斯巴达设备的INIT输出。此连接
确保了PROM的地址计数器复位之前
任何（重新）配置的开始，即使当
重构是通过V发起
CC
毛刺。其他
方法，如最不发达国家或驾驶RESET / OE
系统复位，假设内部PROM
上电复位总是在步骤与FPGA的
内部上电复位时，这可能不是一个安全
假设。
PROM的CE输入由DONE驱动
输出斯巴达设备，只要做的是
没有永久的接地。否则，最不发达国家可以
用于驱动CE，但随后必须无条件地
高用户操作过程中。 CE的也可以是
永久绑低，但保持数据输出
活性，并导致了不必要的电源电流
最大10 mA 。
FPGA主串行模式总结
可配置逻辑块的I / O和逻辑功能
（ CLB）和其相关的互连建立
通过配置程序。该程序被加载或者
在上电时自动，或命令，视
在斯巴达设备MODE引脚的状态。在主
串行模式下，斯巴达设备会自动加载
从外部存储器的配置方案。不要过多的
黄褐色的PROM已被设计用于与兼容性
掌握串行模式。
上电后或重新配置，斯巴达设备
进入主串行模式时， MODE引脚为低电平。
数据被顺序地从PROM中读取单个数据
线。同步是通过的上升沿提供
临时CCLK信号，这是在组态生成
口粮。
DS030 （ V1.8 ） 2001年10月10日
产品speci fi cation
2
www.xilinx.com
1-800-255-7778
R
Spartan系列一次性可编程配置PROM （ XC17S00 ）
配置完成后，不变的是完整的。因此，为了
重新编程的FPGA与另一个程序时， DONE线
被拉到低和结构开始于最后的值
地址计数器。
如果用户在过程中不要过多采用这种复位方法失败
谭设备配置过程。斯巴达设备
中止配置，然后重新启动一个新的配置
化，如预期，但PROM不重置其地址
计数器，因为它从来没有见过一个高层次上的OE输入。该
新的配置，因此，读取的剩余数据
在PROM和其解释为前导，长度计等
由于斯巴达设备为主，它发出的neces-
CCLK脉冲，高达1600万的萨利数（ 2
24
）和
DONE变高。但是，斯巴达设备的配置
化将是完全错误的，与潜在的争
里面的斯巴达设备和它的输出管脚。这
方法必须，因此，绝对不能在有任何使用
外部复位的配置过程中的机会。
主串行模式提供了一个简单的接口配置
面（图
1).
只有一条串行数据线和2条控制线
需要配置的Spartan器件。从数据
PROM中被顺序地读出，通过内部访问
这是每一个递增的地址和位计数器
CCLK的有效上升沿。
如果用户可编程的，双函数D
IN
引脚上的
简陋的设备仅用于配置，它仍必须
在正常操作期间限定的水平保持。不要过多的
陈氏家族完成这个功能会自动与片上
默认的上拉电阻。
对FPGA进行编程设有专柜
持平于完成时
当多配置为单个Spartan器件
存储在PROM的OE引脚应与低。上
电时，内部地址计数器复位和反对
成形开始与存储在存储器中的第一程序。
由于OE引脚保持低电平时，地址计数器离开
斯巴达
大师系列
模式
3.3V
V
CC
4.7K
V
CC
V
CC
D
IN
CCLK
DONE
INIT
数据
CLK
CE
斯巴达
舞会
OE /复位
（低将地址指针复位）
CCLK
（输出）
D
IN
D
OUT
（输出）
DS030_01_101001
图1：
掌握串行模式。
一次性可编程PROM的斯巴达支持自动加载的构造程序。
早期DONE抑制PROM数据输出1 CCLK周期的Spartan FPGA的I / O的面前变得活跃。
DS030 （ V1.8 ） 2001年10月10日
产品speci fi cation
www.xilinx.com
1-800-255-7778
3
Spartan系列一次性可编程配置PROM （ XC17S00 ）
R
待机模式
该PROM进入低功耗待机模式，只要CE
被置为高电平。输出保持在高阻抗
国家无论OE输入的状态。
编程Spartan系列
PROM的
该设备可以在提供程序员进行编程
赛灵思公司或合格的第三方供应商。必须将用户
确保适当的编程算法和
编程器软件的最新版本中使用。该
错误的选择，可能会永久性损坏设备。
VCC
GND
复位/
OE
or
OE /
RESET
CE
CLK
地址计数器
TC
EPROM
CELL
矩阵
产量
OE
数据
DS030_02_011300
图2：
简化框图（不显示编程电路）
重要提示：
总比分扳成了两个V
CC
引脚连接在一起，在你的应用程序。
表2：
事实表XC17S00控制输入
控制输入
RESET
(1)
待用
活跃
待用
活跃
CE
低
低
高
高
内部地址
(2)
如果地址< TC ：增量
如果地址> TC ：不改
保持复位
不改变
保持复位
数据
活跃
高-Z
高-Z
高-Z
高-Z
输出
I
CC
活跃
减少
活跃
待机
待机
注意事项：
1. XC17S00 RESET输入具有可编程极性
2. TC =终端数=最高地址值。 TC + 1 = 0地址。
4
www.xilinx.com
1-800-255-7778
DS030 （ V1.8 ） 2001年10月10日
产品speci fi cation
R
Spartan系列一次性可编程配置PROM （ XC17S00 ）
XC17S05 ， XC17S10 ， XC17S20 ， XC17S30 ， XC17S40
绝对最大额定值
(1)
符号
V
CC
V
IN
V
TS
T
英镑
T
SOL
描述
电源电压相对于GND
输入相对于电压GND
电压施加到高阻抗输出
存储温度（环境）
最大焊接温度（ 10秒@ 1/16 ）。
价值
-0.5到+7.0
-0.5到V
CC
+0.5
-0.5到V
CC
+0.5
-65到+150
+260
单位
V
V
V
p
C
p
C
注意事项：
1.强调超出上述绝对最大额定值可能会导致器件永久性损坏。这些都是强调
只有收视率，以及该设备的这些功能操作或超出下工作条件中列出的任何其它条件
是不是暗示。长期在绝对最大额定值条件下长时间可能会影响器件的可靠性。
工作条件
(1)
符号
V
CC
描述
广告
产业
条件
相对于GND电源电压（T
A
= 0
p
C至+70
p
C)
相对于GND电源电压（T
A
= –40
p
C至+ 85
p
C)
民
4.75
4.50
最大
5.25
5.50
单位
V
V
注意事项：
1.在正常读操作两个V
CC
引脚必须连接在一起。
DC特性在工作条件
符号
V
IH
V
IL
V
OH
V
OL
V
OH
V
OL
I
CCA
I
CCS
高电平输入电压
低电平输入电压
高电平输出电压（I
OH
= -4毫安）
低电平输出电压（I
OL
= 4毫安）
高电平输出电压（I
OH
= -4毫安）
低电平输出电压（I
OL
= 4毫安）
电源电流，工作模式（最高频率）
电源电流，待机模式
XC17S05 ， XC17S10 ，
XC17S20 ， XC17S30
XC17S40
I
L
C
IN
C
OUT
输入或输出漏电流
输入电容（V
IN
= GND ， F = 1.0兆赫）
输出电容（V
IN
= GND ， F = 1.0兆赫）
产业
广告
描述
民
2.0
0
3.86
-
3.76
-
-
-
-
–10
-
-
最大
V
CC
0.8
-
0.32
-
0.37
10
50
100
10
10
10
单位
V
V
V
V
V
V
mA
N
A
N
A
N
A
pF
pF
DS030 （ V1.8 ） 2001年10月10日
产品speci fi cation
www.xilinx.com
1-800-255-7778
5
0
R
斯巴达和Spartan-XL系列
现场可编程门阵列
0
0
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
系统级功能
- 可提供5V和3.3V版本
- 片上SelectRAM 存储器
- 完全符合PCI标准
- 程序验证全部回读功能
而内部节点可观测
- 专用高速进位逻辑
- 内部三态总线能力
- 全球八低偏移时钟或信号网络
- IEEE 1149.1兼容的边界扫描逻辑
- 低成本塑料封装中的所有可用的密度
- 共同封装尺寸的兼容性
通过强大的Xilinx开发系统完全支持
- 基础系列：集成，拆封
软件
- 联盟系列：PC和工作站数十名
支持的第三方开发系统
- 全自动映射，布局和布线
介绍
斯巴达
和Spartan-XL系列是一个高VOL-
UME生产的FPGA解决方案，提供所有关键
要求ASIC替代多达40,000门。
这些要求包括：高性能，片
RAM ，核心解决方案和价格，在高容量，
方法，并在许多情况下，等价于掩模亲
编程ASIC器件。
斯巴达系列是超过14年的结果
FPGA设计经验和反馈，从数千
客户。通过精简Spartan系列的功能集，
利用先进的工艺技术和重点
全面成本管理，斯巴达系列提供关键
由ASIC和其它大批量的逻辑所需的功能
用户同时避免初始投资成本，长期发展
周期和传统的ASIC的固有风险。不要过多的
棕褐色和Spartan -XL系列在Spartan系列有10
件，如图
表1中。
斯巴达和Spartan- XL特点
注：此数据中所述的Spartan系列器件
片包括5V Spartan系列和3.3V
的Spartan- XL系列。请参见单独的数据表为2.5V
的Spartan- II系列。
首先ASIC替代FPGA的高容量
生产与片上RAM
密度高达1862个逻辑单元或40,000个系统门
基于XC4000架构简化的功能集
超过80 MHz的系统性能
广泛的AllianceCore合作和的LogiCORE 的
提供预定义的解决方案
无限可重编程
低成本
其他的Spartan- XL特点
3.3V电源低功耗与5V宽容的I / O
掉电输入
更高的性能
快进位逻辑
更灵活的高速时钟网络
在配置逻辑块锁存功能
输入快速捕捉锁定
在输出可选多路或2路输入函数发生器
12毫安或24 mA输出驱动
5V和3.3V的PCI兼容
增强边界扫描
快速模式CON组fi guration
芯片级封装
马克斯。
总
数
无济于事。分布
触发器用户I / O RAM位
360
616
1,120
1,536
2,016
77
112
160
192
224
3,200
6,272
12,800
18,432
25,088
表1：
斯巴达和Spartan- XL现场可编程门阵列
逻辑
设备
XCS05和XCS05XL
XCS10和XCS10XL
XCS20和XCS20XL
XCS30和XCS30XL
XCS40和XCS40XL
细胞
238
466
950
1368
1862
最大
系统
门
5,000
10,000
20,000
30,000
40,000
典型
门范围
（逻辑和RAM ）
(1)
2,000-5,000
3,000-10,000
7,000-20,000
10,000-30,000
13,000-40,000
CLB
矩阵
10 x 10
14 x 14
20 x 20
24 x 24
28 x 28
总
个CLB
100
196
400
576
784
注意事项：
典型门范围1.最大值包括用作RAM中的CLB的20-30％。
2001 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
www.xilinx.com
1-800-255-7778
1
斯巴达和Spartan-XL系列现场可编程门阵列
R
总体概述
Spartan系列FPGA是有规律的， flex-实施
可配置逻辑的IBLE ，可编程架构
块（CLB ） ，由一个强大的互联层次
多才多艺的布线资源（布线通道） ，并外加
通过可编程输入/输出外围四舍五入
模块（IOB ），如看到的
图1 。
他们有大手笔
布线资源，以适应最复杂的间
连接模式。
该设备通过加载配置数据定制
入内部静态存储器单元。重新编程possi-
竹叶提取的次数不受限制。存储在这些值
存储单元确定的逻辑功能及其内部
在FPGA中实现nections 。该FPGA既可以
积极从外部串行读取它的配置数据
PROM （主串行模式） ，或配置数据
被写入到FPGA中，从外部设备（从机
串行模式）。
Spartan系列FPGA可以被用在硬件必须
适应不同的用户应用程序。 FPGA是理想的
为了缩短设计和开发周期，并且还
提供用于生产速率具有成本效益的解决方案，以及
以后每月50000系统。
IOB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
CLB
IOB
CLB
CLB
CLB
IOB
B-
扫描
OSC
IOB
IOB
IOB
CLB
IOB
布线通道
IOB
CLB
IOB
CLB
CLB
CLB
CLB
CLB
CLB
IOB
IOB
IOB
IOB
IOB
CLB
IOB
CLB
CLB
CLB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
RDBK
开始
-UP
VersaRing布线通道
DS060_01_081100
图1：
FPGA基本框图
2
www.xilinx.com
1-800-255-7778
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
R
斯巴达和Spartan-XL系列现场可编程门阵列
各电路块的功能中被定制
通过编程内部静态存储单元CON组fi guration 。
存储在这些存储单元中的值确定了
逻辑功能和互连的实现
FPGA 。
Spartan系列器件实现高性能，低成本
通过使用先进的体系结构的操作和
半导体技术。斯巴达和Spartan- XL
器件提供了系统时钟频率超过80 MHz和
内部性能超过150 MHz的。在对比
其它FPGA器件， Spartan系列提供了最
同时保持尖端的具有成本效益的解决方案， per-
性能。除了高（体积）的常规好处
UME可编程逻辑解决方案， Spartan系列FPGA
还提供片上边沿触发单端口和双端口
RAM ，时钟使能对所有的触发器，快速进位逻辑和
许多其他功能。
斯巴达/ XL系列采用了非常成功的
XC4000架构，许多家庭的功能和
好处。技术的进步已经导出
从XC4000XLA进程的发展。
可配置逻辑块（CLB ）
的的CLB用于实现大部分的逻辑中的
FPGA 。主体CLB元素显示在simpli-
在田间框图
图2中。
有三种查找
表（ LUT ），其被用作逻辑函数发生器
两个触发器和两组信号操纵多路转换器。
也有通过提供一些更高级的功能
这将包括在该CLB
高级功能
说明，
第13页。
函数发生器
两个16× 1存储器的查找表（F -LUT和G- LUT）是
用于实现4输入函数发生器，每一个优惠 -
荷兰国际集团无限制的逻辑实现的任意布尔函数
化多达四个独立的输入信号（ F1至F4或G1
至G4 ） 。使用存储器查找表的传播延迟
是独立实现的功能。
第三个3输入函数发生器（ H- LUT ）可以实现
它的三个输入任何布尔函数。其中的两个输入端
通过可编程多路控制（见框"A"
图2）。
这些输入可以来自F- LUT或G -LUT
输出或从CLB输入。第三个输入总是
从CLB的输入。在CLB能，因此，实现CER的
高达9泰恩输入功能，如奇偶校验。该
3个LUT中的CLB也可以结合做任何arbi-
trarily定义的五个输入的布尔函数。
逻辑功能描述
斯巴达系列采用的是标准的FPGA结构
所示
图1 ，第2页。
在FPGA组成的阵列的
的可配置逻辑块（ CLB）是放置在一个矩阵
布线通道。的信号的输入和输出是
通过形成一组输入/输出块（ IOB的）实现
周围的CLB和布线通道的环。
CLB中提供了实现的功能元素
该用户的逻辑。
IOB中提供的封装引脚接口
和内部信号线。
布线通道提供路径来互连
输入端和所述的CLB和IOB的输出。
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
www.xilinx.com
1-800-255-7778
3
斯巴达和Spartan-XL系列现场可编程门阵列
R
B
G- LUT
G4
G3
G2
G1
SR
H1
DIN
F4
F3
F2
F1
F4
逻辑
F3功能
的G
F2 F1-F4
F1
G4
逻辑
G3功能
的G
G2 G1-G4
G1
G
D
CK
EC
SR
Q
YQ
H- LUT
逻辑
功能
H
的H1
F-G-H1
F
SR
D
CK
EC
Q
XQ
Y
A
F- LUT
K
EC
多路控制
通过配置程序
X
DS060_02_0506 01
图2：
斯巴达/ XL简体CLB逻辑图（有些功能未画出）
一个CLB可以实现任何的功能如下：
最多四个变量的任何函数，加上任何第二
功能最多四个不相关的变量，以及任何第三
最多三个不相关的变量的函数
注意：
当产生了三个独立的功能，其中一个
该函数的输出必须在触发器内部被捕获
在CLB 。只有两个未注册的函数发生器输出
可从CLB 。
倒装FL OPS
每个CLB包含两个触发器，可以用来给寄存器
之三（店）的函数发生器输出。触发器和
函数发生器，也可以独立地使用（见
图2）。
CLB的输入DIN可以作为一个直接输入
到两个触发器。 H1还可以驾驶
通过H- LUT有轻微的额外延迟触发器。
这两个触发器具有共同的时钟（CK），时钟启用
（ EC）和置位/复位（ SR ）的投入。内部两个触发器都
还通过一个全局初始化信号（GSR ）来控制其
中详细描述了
全球信号： GSR和GTS ，
第20页。
五个变量，任何单一的功能
四个变量与一些任何共同发挥作用
六个变量的函数
多达九个变量的一些功能。
实现广泛的功能，在一个单一的块减少了
所需的块的数目和在信号中的延迟
路径，实现既增加了容量和速度。
在CLB函数发生器显着的多功能性
提高了系统的运行速度。此外，该设计软件
工具可与每个函数发生器的独立处理。
这种灵活性提高了电池的使用情况。
锁存器（只的Spartan- XL ）
了Spartan- XL CLB存储元件也可被配置
被保险作为锁存器。两个锁存器具有共同的时钟（K）的
与时钟使能（ EC）的投入。存储功能
元件中所描述
表2中。
4
www.xilinx.com
1-800-255-7778
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
R
斯巴达和Spartan-XL系列现场可编程门阵列
时钟输入
Q
SR
SR
D
Q
Q
D
Q
每个触发器可以被触发或者上升沿或下降沿
时钟边沿。 CLB的时钟线是由两个触发电路共享。
但是，时钟是单独可逆每个触发器
（见CK路径
图3）。
任何逆变器放置在时钟
在设计线路被自动吸收到CLB 。
时钟使能
时钟使能线（ EC）为高电平有效。欧共体线
由两个触发器在一CLB共享。如果其中一个是左断开
连接的，时钟启用该触发器默认为
活动状态。 EC是不是CLB内可逆的。时钟
使是同步的时钟，并且必须满足
建立和保持的定时为设备指定。
置位/复位
不在乎
上升沿（时钟不反相） 。
置位/复位线（ SR）是一种异步高电平有效CON-
控制的触发器。 SR可以被配置为设置或
复位在每个触发器。此配置选项确定
其中每个触发器开始工作后的状态
配置。它也确定一个GSR脉冲的效果
正常操作时，与一个脉冲的SR上的作用时
行的CLB的。在SR线是由两个触发电路共享。如果
SR中未指定为一个触发器的置位/复位该触发器
默认为不活动状态。 SR是不是在可逆
CLB 。
表2：
CLB存储元件的功能
模式
上电或
GSR
倒装佛罗里达州运
手术
CK
X
X
EC
X
X
1*
0
LATCH
手术
（的Spartan- XL ）
两
图例：
X
1
0
X
X
1*
1*
0
SR
X
1
0*
0*
0*
0*
0*
D
X
X
D
X
X
D
X
.
SR
0*
1*
设置或重置价值。重置为默认值。
输入为低电平或悬空（默认
值）
输入为高电平或悬空（默认
值）
CLB信号流量控制
SR
GND
GSR
SD
D
D
Q
Q
除了该H- LUT的输入控制多路转换器（图中
框的"A"
图2中，第4页）
有信号流量控制
多路转换器（在框"B"所示
图2）
其中选择
驱动该触发器的输入和组合的信号
CLB的输出（ X和Y） 。
各触发器输入从4从动： 1多路复用器，它
选择三者间的LUT输出和DIN为数据
源。
1多路转换器：每个组合输出是由2从动
其中两个LUT的输出之间进行选择。在X输出
可以从F -LUT或H -LUT ，从Y输出的驱动
G- LUT或H -LUT 。
控制信号的
多路控制
通过配置程序
DS060_03_041901
CK
RD
EC
VCC
图3：
CLB触发器功能框图
有对的输入4信号控制多路复用器
CLB 。这些多路复用器允许内部CLB控制显
的NAL （ H1 ， DIN ， SR ，和EC在
图2
和
图4）
要
从任何四总控制输入端（ C 1 -C 4的驱动
图4）
到CLB 。所有这些输入可以驱动任何
四个内部控制信号。
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
www.xilinx.com
1-800-255-7778
5
X -参考目标 - 图0
R
斯巴达/ XL系列一次性可编程
配置PROM （ XC17S00 / XL ）
产品speci fi cation
DS030 （ V1.12 ） 2008年6月20日
特点
构造的一次性可编程（OTP）的只读
存储器用来存储配置比特流为
斯巴达
和Spartan -XL FPGA的
简单的界面，斯巴达设备只需要
一个用户I / O引脚
可编程复位极性（高电平或低电平有效）
低功耗CMOS浮栅工艺
可在5V和3.3V版本
可在紧凑的塑料8引脚DIP ， 8引脚VOIC ，或
20引脚SOIC封装
通过领先的程序员编程支持
制造商
无铅（符合RoHS标准）封装可供选择
利用赛灵思设计支持
联盟
FOUNDATION系列软件包
保证20年寿命数据保存
介绍
在Spartan系列的PROM中提供了一个易于使用的，
具有成本效益的方法，用于存储斯巴达设备
配置比特流。
当斯巴达器件处于主串行模式下，
生成配置时钟驱动斯巴达
FPGA PROM 。后上升时钟短的存取时间
边缘，数据出现在PROM的数据输出引脚即
连接到所述的Spartan设备D
IN
引脚。斯巴达
装置产生的时钟脉冲的适当数量
Spartan FPGA的
XCS05
XCS05XL
XCS10
XCS10XL
XCS20
XCS20XL
XCS30
XCS30XL
XCS40
XCS40XL
XC2S50
(1)
XC2S100
(1)
XC2S150
(1)
注意事项：
1.
对于新推出的Spartan - II FPGA设计时，建议使用17S00A家庭。
完成配置。配置完成后，它会禁用
舞会。当斯巴达设备处于从串行模式下，
PROM和斯巴达的设备必须同时时钟由一个
输入信号。
对器件编程，无论是赛灵思联盟或
基础系列开发系统编译
斯巴达设备的设计文件转换成标准HEX格式，
随后被转移到大多数商用PROM编程。
CON组fi guration位
53,984
54,544
95,008
95,752
178,144
179,160
247,968
249,168
329,312
330,696
559,200
781,216
1,040,096
兼容斯巴达PROM
XC17S05
XC17S05XL
XC17S10
XC17S10XL
XC17S20
XC17S20XL
XC17S30
XC17S30XL
XC17S40
XC17S40XL
XC17S50XL
XC17S100XL
XC17S150XL
1998-2008 Xilinx公司XILINX ， Xilinx标，的Virtex ，斯巴达， ISE和其他指定的品牌包括在本文中是赛灵思在美国商标和
其他国家。所有其他商标均为其各自所有者的财产。
DS030 （ V1.12 ） 2008年6月20日
产品speci fi cation
www.xilinx.com
1
R
斯巴达/ XL系列一次性可编程配置PROM （ XC17S00 / XL ）
引脚说明
未列出的管脚都
表1
是"no connects."
表1：
斯巴达PROM引脚分配
引脚名称
8-pin
PDIP （ PD8 ）和
VOIC / TSOP （ VO8 ）
1
20-pin
SOIC
(SO20)
1
引脚说明
数据输出，当CE或OE无效高阻状态。中
编程时， DATA引脚为I / O。注意，参考可以编程为
高电平或低电平有效。
在CLK输入的每个上升沿递增内部地址计数器，如果两个
CE和OE活跃。
当高，这种输入保存地址计数器复位，并把数据输出
在一个高阻抗状态。该输入引脚的极性是可编程的，因为无论是
RESET / OE或OE / RESET 。为了避免混淆，本文介绍了针
为RESET / OE ，虽然极性相反的是可能在所有设备上。当
RESET为活动状态时，地址计数器被保持在零，并且数据输出是在一
高阻抗状态。这个输入信号的极性是可编程的。默认值是
高电平有效复位，但最好的选择是低电平有效复位，因为它可以
由FPGA的INIT引脚驱动。
该引脚的极性被控制在编程接口。该输入引脚
使用Xilinx HW- 130编程软件可轻松倒置。第三方
程序员有不同的方法来反转该引脚。
高电平时，此引脚禁止内部地址计数器，把数据输出
在一个高阻抗状态，并迫使器件进入低我
CC
待机模式。
GND是接地连接。
在V
CC
引脚被连接到正电源电压。
数据
CLK
2
3
RESET / OE
（ OE / RESET ）
3
8
CE
GND
V
CC
4
5
7, 8
10
11
18, 20
引脚图
DATA(D0)
NC
CLK
NC
NC
NC
NC
OE /复位
NC
CE
1
2
3
4
5
6
7
8
9
10
SO20
顶部
意见
20
19
18
17
16
15
14
13
12
11
VCC
NC
VCC
NC
NC
NC
NC
NC
NC
GND
DS030_04_110102
DATA(D0)
CLK
OE /复位
CE
1
8
VCC
VCC
NC
GND
DS030_05_060508
2
PD8/PDG8
7
SOG8
3
VO8/VOG8
6
顶视图
4
5
DS030 （ V1.12 ） 2008年6月20日
产品speci fi cation
www.xilinx.com
2
R
斯巴达/ XL系列一次性可编程配置PROM （ XC17S00 / XL ）
如果用户可编程的，双函数D
IN
引脚上的
简陋的设备仅用于配置，它仍必须
在正常操作期间限定的水平保持。该
Spartan系列完成这个功能会自动与导通
芯片默认的上拉电阻。
PROM的控制
连接斯巴达设备与PROM ：
PROM的数据输出驱动器为D
IN
输入
领先斯巴达设备。
主斯巴达设备CCLK输出驱动
在PROM的CLK输入。
PROM的复位/ OE输入由驱动
斯巴达设备的INIT输出。此连接
确保了PROM的地址计数器复位之前
任何（重新）配置的开始，即使当
重构是通过V发起
CC
毛刺。其他
方法，如最不发达国家或驾驶RESET / OE
系统复位，假设PROM内部加电
上电复位总是在步骤与FPGA的内部
上电复位，这不是一种安全的假设。
PROM的CE输入由DONE驱动
输出斯巴达设备，只要做的是
没有永久的接地。否则，最不发达国家可以
用于驱动CE，但随后必须无条件地
高用户操作过程中。 CE的也可以是
永久绑低，但保持数据输出
活性，并导致了不必要的电源电流
最大10 mA 。
对FPGA进行编程设有专柜
持平于完成时
当多配置为单个Spartan器件
存储在PROM的OE引脚应与低。上
电时，内部地址计数器被重置并
配置开始与存储在所述第一程序
内存。由于OE引脚保持低电平，地址
计数器保持不变后，配置完成。
因此，重新编程的FPGA与另一个程序，
在DONE线被拉低，配置开始在
地址计数器的最后一个值。
如果用户在应用RESET此方法将失败
斯巴达设备配置过程。斯巴达设备
中止配置，然后重新启动一个新的
配置，如预期的，但将PROM不复位其
地址计数器，因为它从来没有见过一个高层次上的OE
输入。新的配置，因此，读出剩余
PROM中的数据，并把它解释为前导，长度
算上等。由于斯巴达设备为主，它发出
必要数量CCLK脉冲，高达1600万
(2
24
）和DONE变高。但是，斯巴达设备
配置将是完全错误的，有潜力
里面的斯巴达设备和在其输出端争
销。这种方法，因此必须从未被使用时
有外部复位时CON组fi guration任何机会。
FPGA主串行模式总结
可配置逻辑块的I / O和逻辑功能
（ CLB）和其相关的互连建立
通过配置程序。该程序被加载或者
在上电时自动，或命令，视
在斯巴达设备MODE引脚的状态。在主
串行模式下，斯巴达设备会自动加载
从外部存储器的配置方案。该
Spartan FPGA的PROM已被设计为兼容
与主串行模式。
上电后或重新配置，斯巴达设备
进入主串行模式时， MODE引脚
低。数据被顺序地从PROM中读取在一个单一
数据线。同步是由上升沿提供
临时信号CCLK ，该过程中产生的
配置。
主串行模式提供了一个简单的配置
接口（图
1 ，第4页）。
只有一条串行数据线和两个
控制线都需要配置斯巴达设备。
从PROM中的数据被顺序地读出，通过访问
这是加在内部地址和位计数器
CCLK的每个有效上升沿。
待机模式
该PROM进入低功耗待机模式，只要CE
被置为高电平。输出保持在高阻抗
国家无论OE输入的状态。
编程Spartan系列
PROM的
该设备可以在提供程序员进行编程
赛灵思公司或合格的第三方供应商。必须将用户
确保适当的编程算法和
编程器软件的最新版本中使用。该
错误的选择，可能会永久性损坏设备。
DS030 （ V1.12 ） 2008年6月20日
产品speci fi cation
www.xilinx.com
3
R
斯巴达/ XL系列一次性可编程配置PROM （ XC17S00 / XL ）
X -参考目标 - 图1
斯巴达
大师系列
模式
3.3V
V
CC
4.7K
V
CC
V
CC
D
IN
CCLK
DONE
INIT
数据
CLK
CE
斯巴达
舞会
OE /复位
（低将地址指针复位）
CCLK
（输出）
D
IN
D
OUT
（输出）
DS030_01_101001
图1：
主串行模式
注意：
一次性可编程PROM的斯巴达支持自动加载的构造程序。早期DONE抑制
在Spartan FPGA的I / O的前PROM数据输出1 CCLK周期被激活。
DS030 （ V1.12 ） 2008年6月20日
产品speci fi cation
www.xilinx.com
4
R
斯巴达/ XL系列一次性可编程配置PROM （ XC17S00 / XL ）
X -参考目标 - 图2
VCC
GND
复位/
OE
or
OE /
RESET
CE
CLK
地址计数器
TC
EPROM
CELL
矩阵
产量
OE
数据
DS030_02_011300
图2：
简化框图（不显示编程电路）
注意！
总比分扳成了两个V
CC
一起在应用引脚。
表2：
事实表XC17S00控制输入
控制输入
RESET
(1)
待用
活跃
待用
活跃
注意事项：
1.
2.
3.
该XC17S00 RESET输入具有可编程的极性。
TC =终端数=最高地址值。 TC + 1 = 0地址。
提取数据引脚到GND或V
CC
为满足我
CCS
待机电流。
CE
低
低
高
高
内部地址
(2)
如果地址< TC ：增量
如果地址> TC ：不改
保持复位
不改变
保持复位
输出
数据
活跃
高-Z
高-Z
高-Z
(3)
高-Z
(3)
I
CC
活跃
减少
活跃
待机
待机
DS030 （ V1.12 ） 2008年6月20日
产品speci fi cation
www.xilinx.com
5
0
R
斯巴达和Spartan-XL系列
现场可编程门阵列
0
0
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
系统级功能
- 可提供5V和3.3V版本
- 片上SelectRAM 存储器
- 完全符合PCI标准
- 程序验证全部回读功能
而内部节点可观测
- 专用高速进位逻辑
- 内部三态总线能力
- 全球八低偏移时钟或信号网络
- IEEE 1149.1兼容的边界扫描逻辑
- 低成本塑料封装中的所有可用的密度
- 共同封装尺寸的兼容性
通过强大的Xilinx开发系统完全支持
- 基础系列：集成，拆封
软件
- 联盟系列：PC和工作站数十名
支持的第三方开发系统
- 全自动映射，布局和布线
介绍
斯巴达
和Spartan-XL系列是一个高VOL-
UME生产的FPGA解决方案，提供所有关键
要求ASIC替代多达40,000门。
这些要求包括：高性能，片
RAM ，核心解决方案和价格，在高容量，
方法，并在许多情况下，等价于掩模亲
编程ASIC器件。
斯巴达系列是超过14年的结果
FPGA设计经验和反馈，从数千
客户。通过精简Spartan系列的功能集，
利用先进的工艺技术和重点
全面成本管理，斯巴达系列提供关键
由ASIC和其它大批量的逻辑所需的功能
用户同时避免初始投资成本，长期发展
周期和传统的ASIC的固有风险。不要过多的
棕褐色和Spartan -XL系列在Spartan系列有10
件，如图
表1中。
斯巴达和Spartan- XL特点
注：此数据中所述的Spartan系列器件
片包括5V Spartan系列和3.3V
的Spartan- XL系列。请参见单独的数据表为2.5V
的Spartan- II系列。
首先ASIC替代FPGA的高容量
生产与片上RAM
密度高达1862个逻辑单元或40,000个系统门
基于XC4000架构简化的功能集
超过80 MHz的系统性能
广泛的AllianceCore合作和的LogiCORE 的
提供预定义的解决方案
无限可重编程
低成本
其他的Spartan- XL特点
3.3V电源低功耗与5V宽容的I / O
掉电输入
更高的性能
快进位逻辑
更灵活的高速时钟网络
在配置逻辑块锁存功能
输入快速捕捉锁定
在输出可选多路或2路输入函数发生器
12毫安或24 mA输出驱动
5V和3.3V的PCI兼容
增强边界扫描
快速模式CON组fi guration
芯片级封装
马克斯。
总
数
无济于事。分布
触发器用户I / O RAM位
360
616
1,120
1,536
2,016
77
112
160
192
224
3,200
6,272
12,800
18,432
25,088
表1：
斯巴达和Spartan- XL现场可编程门阵列
逻辑
设备
XCS05和XCS05XL
XCS10和XCS10XL
XCS20和XCS20XL
XCS30和XCS30XL
XCS40和XCS40XL
细胞
238
466
950
1368
1862
最大
系统
门
5,000
10,000
20,000
30,000
40,000
典型
门范围
（逻辑和RAM ）
(1)
2,000-5,000
3,000-10,000
7,000-20,000
10,000-30,000
13,000-40,000
CLB
矩阵
10 x 10
14 x 14
20 x 20
24 x 24
28 x 28
总
个CLB
100
196
400
576
784
注意事项：
典型门范围1.最大值包括用作RAM中的CLB的20-30％。
2001 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
www.xilinx.com
1-800-255-7778
1
斯巴达和Spartan-XL系列现场可编程门阵列
R
总体概述
Spartan系列FPGA是有规律的， flex-实施
可配置逻辑的IBLE ，可编程架构
块（CLB ） ，由一个强大的互联层次
多才多艺的布线资源（布线通道） ，并外加
通过可编程输入/输出外围四舍五入
模块（IOB ），如看到的
图1 。
他们有大手笔
布线资源，以适应最复杂的间
连接模式。
该设备通过加载配置数据定制
入内部静态存储器单元。重新编程possi-
竹叶提取的次数不受限制。存储在这些值
存储单元确定的逻辑功能及其内部
在FPGA中实现nections 。该FPGA既可以
积极从外部串行读取它的配置数据
PROM （主串行模式） ，或配置数据
被写入到FPGA中，从外部设备（从机
串行模式）。
Spartan系列FPGA可以被用在硬件必须
适应不同的用户应用程序。 FPGA是理想的
为了缩短设计和开发周期，并且还
提供用于生产速率具有成本效益的解决方案，以及
以后每月50000系统。
IOB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
CLB
IOB
CLB
CLB
CLB
IOB
B-
扫描
OSC
IOB
IOB
IOB
CLB
IOB
布线通道
IOB
CLB
IOB
CLB
CLB
CLB
CLB
CLB
CLB
IOB
IOB
IOB
IOB
IOB
CLB
IOB
CLB
CLB
CLB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
RDBK
开始
-UP
VersaRing布线通道
DS060_01_081100
图1：
FPGA基本框图
2
www.xilinx.com
1-800-255-7778
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
R
斯巴达和Spartan-XL系列现场可编程门阵列
各电路块的功能中被定制
通过编程内部静态存储单元CON组fi guration 。
存储在这些存储单元中的值确定了
逻辑功能和互连的实现
FPGA 。
Spartan系列器件实现高性能，低成本
通过使用先进的体系结构的操作和
半导体技术。斯巴达和Spartan- XL
器件提供了系统时钟频率超过80 MHz和
内部性能超过150 MHz的。在对比
其它FPGA器件， Spartan系列提供了最
同时保持尖端的具有成本效益的解决方案， per-
性能。除了高（体积）的常规好处
UME可编程逻辑解决方案， Spartan系列FPGA
还提供片上边沿触发单端口和双端口
RAM ，时钟使能对所有的触发器，快速进位逻辑和
许多其他功能。
斯巴达/ XL系列采用了非常成功的
XC4000架构，许多家庭的功能和
好处。技术的进步已经导出
从XC4000XLA进程的发展。
可配置逻辑块（CLB ）
的的CLB用于实现大部分的逻辑中的
FPGA 。主体CLB元素显示在simpli-
在田间框图
图2中。
有三种查找
表（ LUT ），其被用作逻辑函数发生器
两个触发器和两组信号操纵多路转换器。
也有通过提供一些更高级的功能
这将包括在该CLB
高级功能
说明，
第13页。
函数发生器
两个16× 1存储器的查找表（F -LUT和G- LUT）是
用于实现4输入函数发生器，每一个优惠 -
荷兰国际集团无限制的逻辑实现的任意布尔函数
化多达四个独立的输入信号（ F1至F4或G1
至G4 ） 。使用存储器查找表的传播延迟
是独立实现的功能。
第三个3输入函数发生器（ H- LUT ）可以实现
它的三个输入任何布尔函数。其中的两个输入端
通过可编程多路控制（见框"A"
图2）。
这些输入可以来自F- LUT或G -LUT
输出或从CLB输入。第三个输入总是
从CLB的输入。在CLB能，因此，实现CER的
高达9泰恩输入功能，如奇偶校验。该
3个LUT中的CLB也可以结合做任何arbi-
trarily定义的五个输入的布尔函数。
逻辑功能描述
斯巴达系列采用的是标准的FPGA结构
所示
图1 ，第2页。
在FPGA组成的阵列的
的可配置逻辑块（ CLB）是放置在一个矩阵
布线通道。的信号的输入和输出是
通过形成一组输入/输出块（ IOB的）实现
周围的CLB和布线通道的环。
CLB中提供了实现的功能元素
该用户的逻辑。
IOB中提供的封装引脚接口
和内部信号线。
布线通道提供路径来互连
输入端和所述的CLB和IOB的输出。
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
www.xilinx.com
1-800-255-7778
3
斯巴达和Spartan-XL系列现场可编程门阵列
R
B
G- LUT
G4
G3
G2
G1
SR
H1
DIN
F4
F3
F2
F1
F4
逻辑
F3功能
的G
F2 F1-F4
F1
G4
逻辑
G3功能
的G
G2 G1-G4
G1
G
D
CK
EC
SR
Q
YQ
H- LUT
逻辑
功能
H
的H1
F-G-H1
F
SR
D
CK
EC
Q
XQ
Y
A
F- LUT
K
EC
多路控制
通过配置程序
X
DS060_02_0506 01
图2：
斯巴达/ XL简体CLB逻辑图（有些功能未画出）
一个CLB可以实现任何的功能如下：
最多四个变量的任何函数，加上任何第二
功能最多四个不相关的变量，以及任何第三
最多三个不相关的变量的函数
注意：
当产生了三个独立的功能，其中一个
该函数的输出必须在触发器内部被捕获
在CLB 。只有两个未注册的函数发生器输出
可从CLB 。
倒装FL OPS
每个CLB包含两个触发器，可以用来给寄存器
之三（店）的函数发生器输出。触发器和
函数发生器，也可以独立地使用（见
图2）。
CLB的输入DIN可以作为一个直接输入
到两个触发器。 H1还可以驾驶
通过H- LUT有轻微的额外延迟触发器。
这两个触发器具有共同的时钟（CK），时钟启用
（ EC）和置位/复位（ SR ）的投入。内部两个触发器都
还通过一个全局初始化信号（GSR ）来控制其
中详细描述了
全球信号： GSR和GTS ，
第20页。
五个变量，任何单一的功能
四个变量与一些任何共同发挥作用
六个变量的函数
多达九个变量的一些功能。
实现广泛的功能，在一个单一的块减少了
所需的块的数目和在信号中的延迟
路径，实现既增加了容量和速度。
在CLB函数发生器显着的多功能性
提高了系统的运行速度。此外，该设计软件
工具可与每个函数发生器的独立处理。
这种灵活性提高了电池的使用情况。
锁存器（只的Spartan- XL ）
了Spartan- XL CLB存储元件也可被配置
被保险作为锁存器。两个锁存器具有共同的时钟（K）的
与时钟使能（ EC）的投入。存储功能
元件中所描述
表2中。
4
www.xilinx.com
1-800-255-7778
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
R
斯巴达和Spartan-XL系列现场可编程门阵列
时钟输入
Q
SR
SR
D
Q
Q
D
Q
每个触发器可以被触发或者上升沿或下降沿
时钟边沿。 CLB的时钟线是由两个触发电路共享。
但是，时钟是单独可逆每个触发器
（见CK路径
图3）。
任何逆变器放置在时钟
在设计线路被自动吸收到CLB 。
时钟使能
时钟使能线（ EC）为高电平有效。欧共体线
由两个触发器在一CLB共享。如果其中一个是左断开
连接的，时钟启用该触发器默认为
活动状态。 EC是不是CLB内可逆的。时钟
使是同步的时钟，并且必须满足
建立和保持的定时为设备指定。
置位/复位
不在乎
上升沿（时钟不反相） 。
置位/复位线（ SR）是一种异步高电平有效CON-
控制的触发器。 SR可以被配置为设置或
复位在每个触发器。此配置选项确定
其中每个触发器开始工作后的状态
配置。它也确定一个GSR脉冲的效果
正常操作时，与一个脉冲的SR上的作用时
行的CLB的。在SR线是由两个触发电路共享。如果
SR中未指定为一个触发器的置位/复位该触发器
默认为不活动状态。 SR是不是在可逆
CLB 。
表2：
CLB存储元件的功能
模式
上电或
GSR
倒装佛罗里达州运
手术
CK
X
X
EC
X
X
1*
0
LATCH
手术
（的Spartan- XL ）
两
图例：
X
1
0
X
X
1*
1*
0
SR
X
1
0*
0*
0*
0*
0*
D
X
X
D
X
X
D
X
.
SR
0*
1*
设置或重置价值。重置为默认值。
输入为低电平或悬空（默认
值）
输入为高电平或悬空（默认
值）
CLB信号流量控制
SR
GND
GSR
SD
D
D
Q
Q
除了该H- LUT的输入控制多路转换器（图中
框的"A"
图2中，第4页）
有信号流量控制
多路转换器（在框"B"所示
图2）
其中选择
驱动该触发器的输入和组合的信号
CLB的输出（ X和Y） 。
各触发器输入从4从动： 1多路复用器，它
选择三者间的LUT输出和DIN为数据
源。
1多路转换器：每个组合输出是由2从动
其中两个LUT的输出之间进行选择。在X输出
可以从F -LUT或H -LUT ，从Y输出的驱动
G- LUT或H -LUT 。
控制信号的
多路控制
通过配置程序
DS060_03_041901
CK
RD
EC
VCC
图3：
CLB触发器功能框图
有对的输入4信号控制多路复用器
CLB 。这些多路复用器允许内部CLB控制显
的NAL （ H1 ， DIN ， SR ，和EC在
图2
和
图4）
要
从任何四总控制输入端（ C 1 -C 4的驱动
图4）
到CLB 。所有这些输入可以驱动任何
四个内部控制信号。
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
www.xilinx.com
1-800-255-7778
5
QQ：2881677436 复制
