初步信息
X86C64
Z8
微控制器系列兼容
64K
X86C64
E
2
微外设
描述
8192 ×8位
特点
并行读
- 双平面架构
分离读/写功能
平面之间
允许代码连续执行
从一个平面上，而写在其他
飞机
复用的地址/数据总线
- 直接接口到流行的8位
微控制器，例如Zilog公司的Z8系列
高性能CMOS
- 快速访问时间， 120纳秒
- 低功耗
60毫安最大活动
200
A最大待机
软件数据保护
块保护注册
-Individually设置写锁退房1K块
切换位
写检测 - 提早结束
页写模式
- 允许多达32个字节被写在
一个写周期
高可靠性
-Endurance ：10,000写周期
- 数据保存： 100年
该X86C64是8K ×8 ê
2
PROM与制造
先进的CMOS纹理聚浮栅技
术。该X86C64设有一个复用的地址和
数据总线允许直接连接到各种流行的
在扩大mul-经营单片微控制器
而不需要额外的接口tiplexed模式
电路。
该X86C64在内部配置为两个indepen-
凹痕4K ×8的存储器阵列。此功能提供了
在一个执行非易失性存储器的更新能力
阵列和继续操作选自代码存储在
其他阵列;有效地消除了需要一种AUX-
对于代码存储iliary存储装置。
写入X86C64 ，三字节指令
顺序必须先字节（S ）被写入。该
X86C64还提供了第二代软件
所谓块保护的数据保护方案。块
保护可以提供整个设备的写入或锁定
选择1K的块。有八个， 1K ×8块
可以单独写保护，以任意组合
用户所需。块保护，除了写
控制输入，允许对不同细分
内存有不同程度的变性的去甲
MAL系统操作。
工作原理图
CE
读/写
DS
SEL
A8–A11
控制
逻辑
X
D
E
C
O
D
E
WC
A12
软件
数据
保护
A12
1K字节
1K字节
1K字节
1K字节
A12
M
U
X
1K字节
1K字节
1K字节
1K字节
AS
L
A
T
C
H
E
S
解码
I / O &地址锁存器和缓冲区
A/D0–A/D7
Z8
是Zilog公司公司的注册商标。
并行读
是Xicor公司，公司的商标。
Xicor公司1991年专利待定
3819-2.1 96年7月29日T0 / C1 / D1 SH
3819 FHD F02
1
特性如有变更，恕不另行通知
X86C64
引脚说明
地址/数据（A / D
0
“A / D
7
)
复低位地址和数据。这种吸附
连衣裙流入器件的同时
AS
是低的。后
AS
转变从低到高地址
锁存。一旦地址被锁存这些引脚输入
根据数据或输出数据
DS ，
R / W，和CE 。
地址（A
8
–A
12
)
高阶地址流入设备时，
AS
= V
IL
而被锁定时，
AS
变高。
芯片使能（ CE ）
该芯片使能输入必须为高电平，使所有的读/
写操作。当CE为低电平，
AS
高，则
X86C64被放置在低功率待机模式。
数据选通（ DS ）
当与Z 8中使用的
DS
引脚直接连接到
DS
输出的微控制器。
读/写（R / W）的
当与Z8采用的R / W引脚直接连接到
R / W微控制器的输出。
地址选通信号（AS）的
地址流经锁存器，以解决解码器
当
AS
为低电平且被锁定时，
AS
TRANSITIONS
从低到高。
设备选择（ SEL ）
必须连接到V
SS
.
写控制（ WC ）
写控制允许外部电路中止
页面加载循环一旦被启动。该输入是
在应用中有用，其中一个电源故障或proces-
SOR RESET可以中断一个页面加载的周期。在这
情况下，微控制器可以驱动所有的信号高，
造成错误的数据锁存到电子
2
舞会。如果
写控制输入驱动为高电平（T之前
TBLC
MAX ）
后读/写（ R / W）变为高电平，写周期将
被中止。
当
WC
低（连接到V
SS
）的X86C64会
能够执行写入操作。当
WC
是高
正常的读操作可以被执行，但是所有AT-
引诱写入设备将被禁用。
引脚名称
符号
AS
A / D
0
“A / D
7
A
8
–A
12
DS
读/写
CE
WC
SEL
V
SS
V
CC
描述
地址选通
输入地址/数据I / O
地址输入
数据选通输入
读/写输入
芯片使能
写控制
设备选择，连接到V
SS
地
电源电压
3819 PGM T01
引脚配置
DIP / SOIC
NC
A12
NC
NC
WC
SEL
A/D0
A/D1
A/D2
A/D3
A/D4
VSS
1
2
3
4
5
6
7
8
9
10
11
12
X86C64
24
23
22
21
20
19
18
17
16
15
14
13
VCC
读/写
AS
A8
A9
A11
DS
A10
CE
A/D7
A/D6
A/D5
3819 FHD F01
2
X86C64
操作原理
该X86C64是一种高度集成的外围设备
各种各样的单芯片微控制器。该
X86C64提供5伏é 8K字节
2
PROM从而可以
可以使用，也可以用于程序存储，数据存储或
无论在系统中结合基于冯·
诺伊曼（ 86XX ）架构。该X86C64其纳入
费率通常需要解码该接口电路
所述控制信号和多路分解所述地址/数据
公交车提供“无缝”接口。
对X86C64的接口输入被配置为使得
它可以直接将它们连接到合适的
合适的单芯片的接口信号
微控制器。
该X86C64内部组织为两个独立的
的4K字节的内存与A面
12
输入选择 -
荷兰国际集团，其中存储器中的两个平面的是要
访问。当处理器执行代码出
一个平面内，写操作可以发生在其他
平面上，以便处理器继续执行的
在一个字节或页写代码了X86C64的
装置。
该X86C64还采用了先进的实施
该软件的数据保护方案，堪称座
保护，从而使该器件能够被分成8
1K字节独立的部分。每个节的
令可以进行写操作可以独立开启;
从而使该装置的某些部分是
保护，以便更新只能发生在一个受控
环境（例如，在汽车应用中，仅在
授权服务中心） 。所需的设置CON-
成形被存储在一个非易失性寄存器，保证了
配置数据将被保持在该装置是
断电。
该X86C64还设有一个写控制输入（ WC ） ，
它作为一个外部控制完成
一个先前启动的页面加载周期。
该X86C64还采用了业界标准的5伏
E
2
PROM的特性，例如一个字节或页模式写
和切换位投票。
设备操作
Zilog公司Z8操作需要微控制器的
至于， Ds的
和R / W的输出连到X86C64
至于， Ds的
和
分别为R / W输入。
的上升沿
AS
将锁存地址为一个
读取和写入操作。 R / W输出的状态
决定了要执行的动作，与
DS
信号作为一个数据选通信号。
如果R / W为高电平和CE高电平（读操作）的数据将
是对A / D输出
0
“A / D
7
后
DS
转换为低电平。如果
R / W为低电平且CE为高电平（写操作）数据
在A / D介绍
0
“A / D
7
将被选通到X86C64
在低到高的转变
DS 。
典型用途
P10
P11
P12
P13
P14
P15
P16
P17
P00
P01
P02
P03
P04
P07
AS
DS
读/写
21
22
23
24
25
26
27
28
13
14
15
16
17
20
9
8
7
7
8
9
10
11
13
14
15
21
20
17
19
2
16
5
22
18
23
6
2
XTAL
3
EXTAL
A/D0
A/D1
A/D2
A/D3
A/D4
A/D5
A/D6
A/D7
A8
A9
A10
A11
A12
CE
WC
AS
DS
读/写
SEL
24
VCC
Z8
VSS
12
X86C64
3819 FHD F03
3
X86C64
模式选择
CE
V
SS
V
IL
V
IH
V
IH
DS
X
X
V
IL
读/写
X
X
V
IH
V
IL
模式
待机
待机
读
写
I / O
高Z
高Z
D
OUT
D
IN
动力
待机（CMOS）
待机（ TTL）的
活跃
活跃
3819 PGM T08
页写操作
而不管所采用的微控制器，该X86C64
支持页模式写操作。这允许
微控制器写入从1到32个字节的
数据到X86C64 。一个页面中的每一单个的写
写操作必须符合字节写时序
要求。的下降沿
DS
启动定时器
延缓内部编程周期100
s.
There-
前，每次连续写操作必须在开始
100
s
的最后一个字节的写入。下面的波形
说明的顺序和时序要求。
页写时序序列的DS控制运行
手术
BYTE 0
1个字节
2字节
最后字节
READ（ 1 ）（2）
TWC READY FOR后
下一次写操作
CE
AS
A/D0–A/D7
艾因
DIN
艾因
DIN
艾因
DIN
艾因
DIN
艾因
DIN
艾因
艾因
A8–A12
A12=n
A12=n
A12=n
A12=n
A12=x
ADDR
下一个地址
DS
读/写
TBLC
TWC
3819 FHD
FHD
3819
F07
F07
注意事项：
（ 1）在一个页面写周期A中的每个连续的写
5
–A
12
必须是相同的。
（2）虽然未示出，所述微控制器可交错读操作之间的单个字节的写入页面内
写操作。两种反应是可能的。
一。来自同一平面读取写入（A
12
的阅读= A
12
写的）实际上是一个触发位轮询操作。
B 。从相反的面读写入（A
12
的阅读
≠
A
12
）写的真实数据将被退回，便于使用的
单条内存组件的程序和数据存储。
4
QQ：2880707522 复制
