A
PPLICATION
N
OTES
A V A I L A B L E
AN62 AN64
X68C75 SLIC
AN66 AN74
E
2
SLIC
X68C75 SLIC
E
2
Microperipheral
端口扩展器和
E
2
内存
高性能CMOS
- 快速访问时间，为120ns
- 低功耗
60毫安活动
100
待机
PDIP ， PLCC和TQFP封装可用
描述
该X68C75是一个高度集成的外围设备的
68HC11系列微控制器。该器件英特
炉排8K字节的5V字节可变非易失性存储器，
2双向8位端口， 16个通用寄存器，
可编程的内部地址解码和多
路开关连接地址和数据总线。
5V的字节可变非易失性存储器可用于
作为程序存储器，数据存储器，或其组合
两者。所述存储器阵列被分成两4K字节
可进行读访问节一节
而在写操作正在进行中的其它
部分。非易失性存储器还具有软件
数据保护，以保护功率时的内容
转换，以及先进的块保护寄存器
这使得存储器的各个块是
配置为只读或读/写。
特点
高度集成的微控制器外设
-8K ×8 ê
2
内存
-2个8位通用双向I / O端口
-16个8位通用寄存器
-Integerated中断控制器模块
- 内部可编程地址译码
自卸集成代码（ SLIC ）
- 酮片BIOS和引导装载程序
-IBM /基于PC的接口软件（ XSLIC ）
并行读取写入工作中
- 双平面架构
分离物之间的读/写功能
飞机
允许连续执行代码
从一个平面上，而写在
另一架飞机
- 复用的地址/数据总线
- 直接接口热门68HC11家庭
微控制器
软件数据保护
-protect整个阵列在上电/掉电
块锁数据保护
- 设置写入锁定在1K块
切换位投票
销刀豆网络gurations
DIP
RESET
A12
WC
SEL
STRA
A15
NC
A14
A13
PA7
PA6
PA5
PA4
PA3
PA2
PA1
PA0
NC
A/D0
A/D1
A/D2
A/D3
A/D4
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
X68C75
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VCC
读/写
PLCC
TQFP
STRA
RESET
VCC
SEL
A15
WC
A12
AS
A8
A9
AS
A8
A9
A11
NC
IRQ
STRB
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
NC
E
A10
CE
A/D7
A/D6
A/D5
2899 ILL F01
指数
角落
A14
A13
PA7
PA6
PA5
PA4
PA3
4
6
7
8
9
10
11
12
13
14
15
16
17
5
4
3
2
1 44 43 42 41 40
39
38
37
36
A11
IRQ
STRB
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
读/写
X68C75
SLIC
35
34
33
32
31
30
29
33
PA2
PA1
PA0
A/D0
18 19 20 21 22 23 24 25 26 27 28
A/D1
A/D2
A/D3
A/D4
VSS
A/D5
A/D6
A/D7
A10
CE
E
2899 ILL F02.3
并发读在写，锁座和SLIC
E
2
注册Xicor公司， Inc.的商标。
Xicor公司，公司1994年， 1995年， 1996年专利待定
2899-2.1 97年4月11日T0 / C0 / D1 SH
1
特性如有变更，恕不另行通知
X68C75 SLIC
E
2
该X68C75写控制输入端，作为外部
在完成先前启动页面的控制
负载循环。
该X68C75还采用了行业标准的5V ê
2
如字节或页写模式记忆特性
和触发位投票。
读
前高后在低过渡锁存地址;
该数据将在AD引脚输出当E时钟和
R / W为高电平（T
加
).
写
写是在锁存地址进行
下降的AS边缘。在R / W信号为低使用E时钟
高启动一个写周期。有效数据必须是
目前对AD
0
-AD
7
前一个E时钟由高到低的
引脚说明
引脚名称
A
15
–A
8
AD
7
-AD
0
AS
CE
I / O
I
I / O
I
I
描述
非复用的高位地址线输入的地址高字节。的地址是
锁定时， AS做一个由高到低的转变。
复低位地址和数据线。的地址被锁存时的AS做出
高向低过渡。
地址选通输入用于锁存当前的地址线A上的地址
15
–A
8
和AD
7
–
AD
0
到器件中。的地址时， AS电平从高电平变为低电平锁存。
设备选择（ CE ）是一个积极的高投入。这个信号已经被断言之前的AS高到
低的跳变，以便产生一个有效的内部设备选择信号。持此引脚为低电平，并
低将器件置于待机模式。港口停留在任何时刻。
E时钟是总线频率的时钟输入端，并且被用作一个数据的定时基准信号。当
E时钟为低时，该地址是由高锁存到AS上的销低的跳变。电子
时钟高循环用于数据传输。
该
IRQ
为漏极开路输出。它可以被配置为发信号锁存的新数据插入端口，
而完成
一个E
2
存储器写周期。
端口A的I / O线的输出驱动器可以被配置为CMOS或使用漏极开路
在CR AWO位。在I / O方向位（ DIRA ）的CR用于选择端口AI / O模式。
端口B的I / O线的输出驱动器可以被配置为CMOS或使用漏极开路
在CR BWO位。在I / O方向位（ DIRB ）的CR用于选择端口BI / O模式。
在R / W信号表示数据传输的方向。在电子时钟的相位2 （高循环） ，
在R / W为高电平，用于读，和LOW对于一个写周期。
RESET
用于初始化静态内部寄存器，并具有在E没有影响
2
内存操作
系统蒸发散。默认的活性水平是低的，但它可以在EEM的寄存器进行重新配置。
该
SEL
输入应该是低的设备来进行选择。该输入normaly连接到V
SS
.
在STRA控制端口A和STRB控制端口B将端口配置为输入，一个有效的
在他们的选通引脚转换将在端口输入锁存到其端口数据寄存器中的数据存在
销。写入到输出端口的数据寄存器产生一固定宽度的脉冲在其对应
选通引脚。在输出引脚提供的输出数据保持有效，直到下一个数据被写入到
输出端口数据寄存器。
WC
输入有在写周期保持低电平。它可以被永久地连接到高电平，以
禁用写入到E
2
内存。服用
WC
以T HIGH之前
BLC
（ 100μs的;从所述的时间延迟
最后写周期到内部编程周期的开始）将抑制写操作。
2899 PGM T01.1
过渡。该数据将被锁存到X68C75上
时钟的下降沿。
页写操作
该X68C75支持页面模式写操作。这
允许微控制器写入从1到32
数据到X68C75的字节。中的每一单个的写
页写操作必须符合字节写
定时要求。 时钟的上升沿启动
延迟定时器内部编程周期为100μs ，
因此，每一个连续的写操作必须开始
内写入的最后一个字节的为100μs 。波形
第19页上的说明顺序和时间安排
要求。
触发位投票
因为X68C75典型的写定时小于
指定为5ms ，触发位投票已经提供给
E
I
IRQ
PA
7
-PA
0
PB
7
-PB
0
读/写
RESET
SEL
STRA ， STRB
O
I / O
I / O
I
I
I
I / O
WC
I
3
QQ：2880707522 复制
