X28C512 ， X28C513
数据表
2005年9月29日
FN8106.1
5V ，字节EEPROM可变
该X28C512 ， X28C513为64K ×8的EEPROM ，制造
与Intersil专有的高性能，浮栅
CMOS技术。像所有Intersil的可编程非易失性
回忆， X28C512 ， X28C513都只有5V器件。该
X28C512 ， X28C513配备了JEDEC核准销出去
字节宽的回忆，与行业标准兼容
EPROM中。
该X28C512 ， X28C513支持128字节页写
运行，有效地提供了39μs /字节写周期，
使整个存储器写入在小于2.5
秒。该X28C512 ， X28C513还配备了数据查询
和触发位投票，系统软件支持计划
用于指示尽早完成一个写周期。在
此外， X28C512 ， X28C513支持软件数据
保护选项。
特点
访问时间：为90ns
简单的字节和页式写
- 单5V电源
- 无需外部高电压或V
PP
控制电路
- 自定时
写入前擦除不
无需复杂的编程算法
没有overerase问题
低功耗CMOS
- 活动： 50毫安
- 待机： 500μA
软件数据保护
- 防止系统级的意外写入数据
高速页写能力
高度可靠的直写
CELL
- 耐力：100,000写周期
- 数据保存：100年
- 写发现及早结束
- 数据查询
- 切换位投票
两个PLCC和LCC引出线
- X28C512
X28C010 EPROM引脚兼容
- X28C513
兼容密度较低的EEPROM
无铅加退火有（符合RoHS ）
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或1-888-468-3774
|
Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。
版权所有Intersil公司美洲2005.版权所有
提及的所有其他商标均为其各自所有者的财产。
X28C512 ， X28C513
订购信息
（续）
产品型号
X28C513J-15*
X28C513JI-15
X28C513JM-15
X28C512E-20
X28C512EI-20
X28C512EM-20
X28C512FM-20
X28C512FMB-20
X28C512JM-20
X28C512KI-20
X28C512KM-20
X28C513EI-20
X28C513EM-20
X28C513EMB-20
X28C513J-20T1
X28C512E-25
X28C512EI-25
X28C512EM-25
X28C512FMB-25
X28C512JM-25
X28C512KM-25
X28C512KMB-25
X28C513EM-25
X28C513EMB-25
*添加"T1"后缀磁带和卷轴。
注： Intersil无铅加退火产品采用特殊的无铅材料制成，模塑料/晶片的附属材料和100 ％雾锡板终止完成，
这是符合RoHS标准，既锡铅和无铅焊接操作兼容。 Intersil无铅产品分类MSL在无铅峰值回流
温度达到或超过IPC / JEDEC J STD- 020对无铅要求。
最热
X28C513J-15
X28C513JI-15
X28C513JM-15
存取时间
（纳秒）
150
温度范围（ ℃）
0至+70
-40至+85
-55到+125
包
32 Ld的PLCC
32 Ld的PLCC
32 Ld的PLCC
32 Ld的LCC
32 Ld的LCC
32 Ld的LCC
32 Ld的扁平封装
32 Ld的扁平封装
32 Ld的PLCC
36 Ld的CPGA
36 Ld的CPGA
32 Ld的LCC
32 Ld的LCC
32 Ld的LCC
32 Ld的PLCC磁带和卷轴
32 Ld的LCC
32 Ld的LCC
32 Ld的LCC
32 Ld的扁平封装
32 Ld的PLCC
36 Ld的CPGA
36 Ld的CPGA
32 Ld的LCC
32 Ld的LCC
200
0至+70
-40至+85
-55到+125
-55到+125
Mil-STD-883
X28C512JM-20
X28C512KI-20
X28C512KM-20
-55到+125
-40至+85
-55到+125
-40至+85
-55到+125
Mil-STD-883
X28C513J-20
250
0至+70
0至+70
-40至+85
-55到+125
Mil-STD-883
X28C512JM-25
X28C512KM-25
X28C512KMB-25
-55到+125
-55到+125
Mil-STD-883
-55到+125
Mil-STD-883
4
FN8106.1
2005年9月29日
X28C512 ， X28C513
引脚配置
PLCC / LCC
A
15
NC
NC
V
CC
WE
A
12
塑料DIP
CERDIP
扁平封装
SOIC （R）的
NC
NC
A
15
A
12
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
I / O
0
I / O
1
I / O
2
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
V
CC
WE
NC
A
14
A
13
A
8
A
9
A
11
OE
A
10
CE
I / O
5
I / O
4
I / O
3
I / O
2
I / O
1
4
6
A
1
13
A
2
12
A
4
10
A
6
8
A
12
5
NC
3
I / O
0
15
A
0
14
A
3
11
A
5
9
A
7
7
A
15
NC
2
NC
I / O
2
17
PGA
I / O
5
I / O
3
21
19
I / O
6
22
CE
24
OE
26
A
9
28
A
13
30
A
14
31
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
I / O
0
54 3 2
6
7
8
9
10
11
（ TOP VIEW ）
30
32 31 29
1
28
27
26
X28C512
25
24
23
22
NC
A
14
A
13
A
8
A
9
A
11
OE
A
10
I / O
6
A
8
A
9
A
11
NC
OE
A
10
24
23
22
I / O
5
I / O
1
V
SS
I / O
4
I / O
7
16
18
20
23
A
10
25
CE
12
13 15 16 17 18 19 20
I / O
7
21
14
I / O
1
I / O
2
V
SS
I / O
3
I / O
4
I / O
5
NC
I / O
3
I / O
4
底部
意见
A
11
27
A
8
29
NC
NC
32
NC
33
36
NC
1
34
WE
35
A
6
A
5
A
4
A
3
A
2
A
1
A
0
NC
I / O
0
54 3 2
6
7
8
9
10
11
CE
I / O
7
12
13 15 16 17 18 19 20
I / O
6
21
14
I / O
1
I / O
2
V
SS
引脚说明
地址（A
0
-A
15
)
地址输入过程中选择8位内存位置
读或写操作。
芯片使能（ CE ）
该芯片使能输入必须为低电平，使所有的读/写
操作。当CE为高，功耗
减少。
输出使能（ OE ）
输出使能控制输入输出的数据缓冲和
用于启动读取操作。
数据输入/输出（ I / O
0
-I / O
7
)
数据被写入或从X28C512 ， X28C513读
通过I / O引脚。
写使能（ WE）
写使能输入控制数据到的写作
X28C512 ， X28C513 。
引脚名称
符号
A
0
-A
15
I / O
0
-I / O
7
WE
CE
OE
V
CC
V
SS
NC
描述
地址输入
数据输入/输出
写使能
芯片使能
OUTPUT ENABLE
+5V
地
无连接
5
A
12
A
14
A
7
X28C512
V
CC
（ TOP VIEW ）
30
32 31 29
1
28
27
26
X28C513
25
A
15
V
CC
WE
A
13
FN8106.1
2005年9月29日
QQ：2881677436 复制
