这X25128设备已收购
IC MICROSYSTEMS从Xicor公司，公司
ICmic
TM
IC MICROSYSTEMS
128K
2
X25128
SPI串行PROM ê与锁座
TM
16K ×8位
保护
特点
2MHz的时钟速率
SPI模式（ 0,0 & 1,1）
16K ×8位
-32字节页模式
低功耗CMOS
- ＆ LT ; 1μA待机电流
- ＆ LT ; 5毫安有功电流
2.7V至5.5V电源
块锁定保护
2
-protect 1/4，1/2或全部电子商务PROM阵列
内置无意写保护
- 电源升/掉电保护电路
-Write使锁存器
-Write保护引脚
自定时写周期
-5ms写周期时间（典型值）
高可靠性
-Endurance ： 100,000次
- 数据保存： 100年
- ESD保护： 2000V上的所有引脚
14引脚SOIC封装
16引脚SOIC封装
8引脚PDIP封装
工作原理图
状态
注册
写
保护
逻辑
描述
2
该X25128是CMOS 131,072位串行PROM ê ，
内部组织为16K X 8 X25128特点
串行外设接口（SPI）和软件协议
允许在一个简单的三线总线操作。
该总线信号的时钟输入（ SCK ） ，独立的数据
在（SI）和数据输出（SO ）线。访问
装置通过一个芯片选择（CS ）输入端的控制，
允许任意数量的设备共享相同的
总线。
该X25128还拥有两个额外的输入，
提供添加了灵活性终端用户。通过
断言HOLD输入时， X25128将忽略转录
位数上其输入，从而允许主机服务
高优先级中断。于WP输入可以被用作一个
硬线输入到X25128禁用所有写
尝试将状态寄存器，从而提供了一种mech-
anism用于限制改变为0，四分之一的终端用户功能，
1/2或全部的记忆。
该X25128采用Xicor公司专有的直接写入细胞，
提供10万最低耐力
周期为100年最少可以保存数据。
X解码
逻辑
16K字节
ARRAY
128
16 X 256
SO
SI
SCK
CS
命令
解码
和
控制
逻辑
128
16 X 256
HOLD
256
32 X 256
WP
写
控制
和
定时
逻辑
32
8
解码
数据寄存器
3091 FM F01
Xicor公司
公司1994年， 1995年， 1996年专利待定
3091-2.9 97年5月14日T2 / C0 / D2 SH
1
特性如有变更，恕不另行通知
X25128
引脚说明
串行输出（ SO ）
SO是推/拉串行数据输出管脚。在读
周期，数据被移出该引脚。数据同步
由串行时钟的下降沿。
串行输入（ SI ）
SI是串行数据输入管脚。所有的操作码，字节
地址和数据被写入到存储器中
输入该引脚上。数据由上升沿锁存
串行时钟。
串行时钟（ SCK ）
串行时钟控制数据的串行总线的定时
输入和输出。操作码，地址，或本数据
在SI引脚上锁存的上升沿
时钟输入，而在之后的SO引脚变化数据
落下的时钟输入端的边缘。
片选（ CS ）
当CS为高电平时， X25128被取消和
SO输出引脚为高阻抗，除非
内部写操作正在进行中， X25128会
在待机功率模式。 CS为低电平使
X25128 ，将其放置在所述有源功率模式。它应该
要注意的是，上电后，一个由高到低的转变
在CS之前的任何操作的开始是必需的。
写保护（ WP ）
当WP为低电平和非易失性位WPEN为“1” ，
非易失性写入X25128状态寄存器
禁用，但另有部分功能正常。
当WP保持高电平，所有的功能，包括nonvola-
瓷砖写入正常操作。 WP变低而CS是
仍然偏低会中断写入X25128状态
注册。如果内部写周期已经
开始， WP变为低电平将有一个写没有影响。
WP引脚功能被阻断时，在WPEN位
状态寄存器是“0”。这允许用户在安装
在WP引脚系统X25128接地，仍
能写状态寄存器。 WP引脚功能
当WPEN位被置“0”，系统蒸发散将被启用。
保持（HOLD ）
HOLD是配合使用的CS引脚来选择
该设备。一旦零件被选择和串行
序列正在进行中， HOLD可以用来暂停
与没有控制器的串行通信
复位串行序列。要暂停，一定要HOLD
被拉低时SCK为低。要恢复commu-
讯， HOLD变为高电平，同时又是SCK
.430”
CS
SO
WP
VSS
1
2
3
4
.325”
X25128
.394”
低。如果不使用暂停功能，持有应
保持高电平时刻。
引脚配置
不按比例
14引脚SOIC
CS
SO
NC
.344”
NC
NC
WP
VSS
1
2
3
4
5
6
7
.244”
16引脚SOIC
CS
SO
NC
NC
NC
NC
WP
VSS
1
2
3
4
5
6
7
8
.244”
8引脚PDIP
8
7
6
5
VCC
HOLD
SCK
SI
3091 FM 02
14
13
12
X24128
11
10
9
8
VCC
HOLD
NC
NC
NC
SCK
SI
16
15
14
X25128
13
12
11
10
9
VCC
HOLD
NC
NC
NC
NC
SCK
SI
引脚名称
符号
CS
SO
SI
SCK
描述
片选输入
串行输出
串行输入
串行时钟输入
写保护输入
地
电源电压
HOLD输入
无连接
3091 FM T01
WP
V
SS
V
CC
HOLD
NC
2
X25128
操作原理
该X25128是8K ×8 ê
2
PROM设计的接口
直接面对的同步串行外设
许多流行的微控制器fami-接口（ SPI ）
所在。
该X25128包含一个8位指令寄存器。这是
通过SI输入存取，数据被移入
在SCK的上升沿。 CS必须为低电平，锁定和
可湿性粉剂输入必须在整个操作过程中高。
在WP输入为“不关心” ，如果WPEN设置为“ 0 ” 。
表1包含的指令和一个列表的
操作码。所有指令，地址和数据
发送MSB科幻RST 。
输入数据的采样在SCK的第一个科幻上升沿
CS后变低。 SCK是静态的，从而允许用户
停止计时，然后继续操作。如果时钟
线与SPI的其他外围设备共享
总线时，用户可将HOLD输入以放置
X25128成一个“暂停”状态。释放后，
HOLD ，该X25128将恢复工作从
点时， HOLD是网络首先断言。
写使能锁存
该X25128包含了“写使能”锁存器。该锁存器
必须先设置一个写操作会
在内部完成。 WREN指令将设置
锁存器和WRDI指令将复位锁存器。这
在上电状态锁存器被自动复位
并建成一个字节，页或身份后
寄存器写周期。
状态寄存器
RDSR指令可访问状态
注册。状态寄存器可以随时读取，
即使在一个写周期。状态寄存器是
格式如下：
7
WPEN
6
X
5
X
4
X
3
BP1
2
BP0
1
WEL
0
WIP
3091 FM T02
WPEN ， BP0和BP1由WRSR指令集
化。 WEL和WIP是只读，并自动设置
由其他操作。
写在制品（ WIP ）位指示
X25128正忙于写操作。当设置为
“ 1”时，写入过程中，当设置为“0” ，不写为
进行中。在写入期间，所有其它位被置为“1”。
写使能锁存器（ WEL）位指示状态
的“写允许”锁存器。当设置为“1”时，锁存器
被设置，当设置为“0”时，锁存器被复位。
块保护（ BP0和BP1 ）位是非易失性的
并允许用户选择的四个级别中的一个
保护。该X25128分为四个32768位
段。一个，两个，或四个段的可
被保护。即，用户可以读取的段
但将无法改变（写入）内的数据
选择段。分区被控制为
如下所示。
状态寄存器位
BP1
0
0
1
1
BP0
0
1
0
1
数组地址
保护
无
$3000–$3FFF
$2000–$3FFF
$0000–$3FFF
3091 PGM T03
表1.指令集
指令名称
雷恩
WRDI
RDSR
WRSR
读
写
指令格式*
0000 0110
0000 0100
0000 0101
0000 0001
0000 0011
0000 0010
手术
将写使能锁存器（允许写操作）
复位写使能锁存器（禁止写操作）
读状态寄存器
写状态寄存器
读存储器阵列的数据开始在选定的地址
将数据写入到存储阵列在选定的地址开始
（1至32字节）
3091 PGM T04
*说明显示MSB在最左边的位置。指令传输MSB连接RST 。
3
X25128
写保护启用
写保护使能（ WPEN ）可用于
X25128作为非易失性使能位的WP引脚。
受保护的无保护状态
WPEN WP WEL块
块
注册
0
0
1
1
X
X
X
X
低
低
高
高
0
1
0
1
0
1
保护
保护
保护
保护
保护
保护
保护
可写
保护
可写
保护
可写
保护
可写
保护
保护
保护
可写
3091 PGM T05.1
不知疲倦网络奈特雷。读出操作是通过服用终止
CS高。参考读取的E
2
PROM阵列操作
在图1中所示的序列。
读状态寄存器CS线是连接RST拉高
低到选择设备随后的8位的指令
化。后RDSR操作码被发送时，内容
状态寄存器移出SO线。该
读状态寄存器序列示于图2 。
写序
之前的任何企图将数据写入到X25128 ，该
“写使能”锁存器必须连接首先要通过发出设定
WREN指令（参见图3） 。 CS是网络首先被拉低，
那么WREN指令被移入X25128 。
毕竟8位指令的发送， CS
然后必须采取高。如果用户继续写
操作时没有拉高CS发出后，
WREN指令，写操作将被忽略。
要将数据写入到E
2
PROM存储器阵列中，用户
发出WRITE指令，然后由地址
然后将要写入的数据。这是一个最低限度
32时钟操作。 CS必须变低并保持
低的操作的持续时间。主机可以
继续写最多32个字节的数据到X25128 。
唯一的限制是32个字节必须驻留在
同一个页面。如果地址计数器达到的末端
页面和时钟继续，计数器将“卷
在“页面的网络连接第一个地址，并覆盖任何
可能已被写入的数据。
对于写操作（字节或页写）是
完成后， CS只能在高位为0后，带来了
数据字节N的主频。如果这是在任何拉高
其他的时间则写操作将无法完成。
参阅图4和图5所示为一个详细的插图
的写入顺序和时限化，其中
CS变为高电平有效。
写状态寄存器， WRSR指令是
接着要写入的数据。数据位0，1， 4,5
和6必须为“0”。此序列示于图6中。
而在写过程中，下面的状态
注册或E
2
PROM写入序列，状态
寄存器可以读检查WIP位。在这
时间WIP位会很高。
保持工作
保持输入要高（在V
IH
）在正常
操作。如果数据传输被中断HOLD
可以拉低暂停转让，直到它可以
被收回。唯一的限制是在SCK的输入必须的
写保护（ WP）引脚和非易失性写
保护使能状态寄存器（ WPEN ）位
控制可编程硬件写保护
功能。硬件写保护时启用
WP引脚为低，且WPEN位为“1” 。硬件写
当任的WP引脚为高电平保护被禁用
或WPEN位为“0” 。当芯片硬件
写保护，非易失性写操作被禁止的
状态寄存器，包括数据块保护位和
WPEN位本身，以及该块保护
部分的存储器阵列中。的仅部分
未阻断保护可以是存储器阵列
写的。
注意：
由于WPEN位被写保护，
不能被改回“0” ，只要
WP引脚保持低电平。
时钟和数据时序
在SI线数据输入锁存上升沿
在SCK的。数据被输出到SO线由下降
SCK的边缘。
阅读顺序
从E读数据时
2
PROM阵列， CS是网络RST
拉低来选择设备。 8位读指令
灰被发送到X25128 ，其次是
16位的地址，其中在过去的14被使用。后
读操作码和地址被发送，存储在数据
在所选择的地址的存储器中移出
SO线。在下一存储在存储器中的数据
地址可以按顺序通过连续读取
提供时钟脉冲。地址是自动
每个字节之后递增到下一个更高的地址
数据被移出。当最高地址
达（ $ 3FFF ）地址计数器翻转到
解决0000美元允许读周期持续
4
X25128
为低电平时， HOLD是科幻RST拉低SCK必须的
也为低电平时， HOLD被释放。
保持输入可以直接拉高至V
CC
或连接到V
CC
通过一个电阻。
操作说明
该X25128通电时处于以下状态：
- 该设备处于低功耗待机状态。
- 对CS高向低过渡需要输入
活动状态和接收指令。
- SO引脚为高阻抗。
- 在“写使能”锁存器复位。
图1.阅读电子
2
PROM阵列操作顺序
CS
数据保护
下面的电路已被包括在内，以防止
意外写入：
- 在“写使能”锁存器在上电时复位。
- 一个WREN指令必须发出来设置“写
使能“锁存器。
- CS一定要来HIGH在适当的时钟数
命令以启动一个写周期。
0
SCK
1
2
3
4
5
6
7
8
9
10
20 21 22 23 24 25 26 27 28 29 30
指令
SI
16位地址
15 14 13
3
2
1
0
数据输出
高阻抗
SO
7
最高位
6
5
4
3
2
1
0
3091 FM F03
图2.读状态寄存器操作顺序
CS
0
SCK
1
2
3
4
5
6
7
8
9
10 11 12 13 14
指令
SI
数据输出
高阻抗
SO
7
最高位
6
5
4
3
2
1
0
3091 FM F04
5
QQ：2880707522 复制
