1996年5月
超前信息
DS4054-2.2
WL100
WLAN接口电路
的WL100 ，连同DE6003跳频
无线电收发信机，实现各种各样的无线局域网的
应用中的NRZ编码。
B_DATA0
B_DATA1
B_DATA2
B_DATA3
B_DATA4
B_DATA5
B_DATA6
V
SS
V
DD
B_DATA7
B_ADDR0
B_ADDR1
B_ADDR2
B_ADDR3
B_ADDR4
CS
特点
I
低功耗CMOS技术
I
灵活的数据收发器
I
时钟恢复连续校准
灵活的数据包长度
I
灵活的前导码格式
I
可选择的数据速率： 156 · 25KB / S， 250KB / S，
312 · 5KB / S， 500KB / S， 625KB / s和1Mb / s的
I
CRC- 32生成器/校验器
I
快速的天线分集，手动优先
I
电池电量监测
I
8位并行接口控制器
相关文档
DE6003的数据手册， DS3506
GPS应用笔记AN142,143,144,145 ， 154和203
进一步的设计信息。
销1
PIN码64
NC
NC
IRQ
V
SS
V
BAT
SHCAP
RSSI
NC
NC
V
REF
STDBY
V
DD
ANTSEL
V
SS
NC
NC
RD
WR
RESET
CKSEL1
CKSEL0
E_CLK
V
DD
V
SS
B_CLK
C_CLK
TEST
ATSTIN
ATSTOUT
XCKT
RXD
SYNLOK
PIN 1 IDENT
WL100
PAOFF
PWRLO
RX / TX
TXD
LOADB
SD6
SD5
V
DD
V
SS
CLK
NC
SD4
SD3
SD2
SD1
SD0
订购信息
WL100/CG/FP1R
- 商业，四方扁平封装塑料
在此之前充分器件特性完成后，预
生产的零件将被指定
WL100/PR/FP1R.
FP64
图。 1引脚连接（顶视图） 。见表8针
说明。
DE6003
频率
跳频
收发器
WL100
WLAN接口电路
WLAN
苹果
调节器
主持人
MICRO-
处理器
图。 2 WLAN系统框图
WL100
一般功能性
图。图4显示了WL100框图及其相互作用
与DE6003和一个通用的无线局域网媒体接入控制器
（ MAC）层控制器，在下面的文本中称为
控制器。一个通用的数据脉冲串/分组的格式，该
WL100接收关于示于图RXD线路。 3.在
无线电一侧， WL100符合DE6003规格。
在控制器侧的WL100符合普通8位
控制器的外部总线规范。所有WL100寄存器
通过8位B_DATA总线控制器访问。一
典型控制器的I / O读/写定时图。 15 。
有五种类型的寄存器内的WL100其中
控制器可以通过B_DATA总线访问：控制寄存器（写
只） ，状态寄存器（只读） ，配置寄存器（写
只） ， FIFO （读/写）和数据长度寄存器（只写） 。
该控制器采用控制寄存器来启动特定
WL100功能。为WL100控制位定义
寄存器示于图。 5 。
SYNC
字
SYNC
字
SYNC
字
状态寄存器用于告知控制器有关
在WL100和DE6003状态。图。图6示出的位定义
为WL100状态寄存器。该控制器做出决定
根据下表中所示有关的信道状态。 6 。
图。图7示出了1638接收/发送FIFO和数据
长度寄存器。在FIFO缓冲器中的数据将要/从未来
的控制器，并提供之间的不间断数据流
在WL100和DE6003的不同数据速率和系统时钟
速度。数据长度寄存器，用于CRC计算
在数据接收。
配置寄存器示于图。图8和9 。
他们给出，以便它可以在一个用来灵活地WL100
不同的系统应用数量。组态
寄存器可以被写入到开始分集只有当
（ CD ） ，开始传输（ CT ） ，开始接收
（CR）和动工跳频的WL100控制（CH ）位
寄存器是无效（高） 。
10
100
CRC - 32
SYNCHRONISATION序列
帧分隔符
标题
前言
用户数据
FCS
图3通用数据突发/包格式
起始地址
00
03
04
08
0C
0D
10
1B
1C
1E
结束地址
02
-
07
0B
-
0F
1A
-
1D
1F
描述
控制寄存器
未使用
状态寄存器
未使用
FIFO
未使用
配置寄存器
未使用
数据长度寄存器
未使用
酿比特，生成在CRC中，串行数据转换为8位
位字并将其发送到控制器。一旦所有的数据已经
接收时， WL100检查CRC和写入4个字节的CRC
入的情况下在FIFO控制器需要读取它们。
如果WL100不能恢复的同步序列
在预定的时间内，它返回一个信道状态，以
控制器。
框图描述
接收/发送状态机
接收/发送状态机控制WL100-
到DE6003接口，并负责将接收/发射
控制定时，发送功率放大器的控制定时，发送器
功率电平控制和信道负载脉冲定时。
跳跃到一个新的频率， CH位（图5 ，ADDR 01 ，第7位）
已被设置为0。其结果是，负极LOADB脉冲是gen-
erated并且将加载频率数据SD （0 ：6） （图5 ，ADDR
01 ， 0到6位）到DE6003 。该控制器不需要
重置CH位为WL100执行此过程的部分
通道选择顺序。
要开始数据传送，控制器必须设置CT位为0
（图5 ， ADDR 00 ，第4位） 。当所有的发送数据已经被读
由WL100 ，在CT位必须被重置为1 。
表1
表1示出了如何将WL100寄存器映射到其
地址空间。
控制器的每个就是了时间激活WL100
扫描信道，从信道接收数据或发送
数据权。前向发射或接收功能的启动，
的WL100将驱动控制信号把无线电中
根据DE6003需要的操作模式，
特定连接的阳离子。
该控制器负责更新频率
控制寄存器（图5 ， ADDR 01 ） ，保持时间最短
连续传输之间，最大持续
传输时间，无线待机传送时间，跳频
时间用于发送和用于接收和及时的加载数据的
长度寄存器（图7中， ADDR 1C and1D ），用于在CRC功能。
在发送方向上， WL100接收用户数据
在从控制器总线的8位字，并把它转换成一个
串行数据流。后的前导码序列已经
传输时， WL100计算CRC ，确实有点馅
发送数据流的广播，附加CRC校验在
结束。发送和接收的数据由FIFO中进行缓冲。
在接收方向， WL100接收串行的NRZ
从无线数据流，剥离的前序部分，消除了
序言发电机
前同步码生成对于每个发送的数据脉冲串发送到
在DE6003的TXD 。序言是完全可编程的（见
图。 8 ， 12 ADDR和ADDR 13位0 ： 2的同步字位
图案， ADDR18用于发送同步字的数量，并
ADDR 13位3 ： 7和ADDR 14至17帧分界符位
图案） 。
比特填充
的位填充逻辑检查数据流给无线
并插入改变的极性位相对于最后一个比特的SE-一个
lected位组。甲中的比特数的一组可以被编程
（参照图9 ，ADDR 19的比特6和7）。该DE6003需要在
每16位时间为625KB / s的数据速率后至少一种过渡
以确保足够的误比特率性能。因此，打破
在312KB / S，位填充一或零后的长序列
2
WL100
8位将被要求和156KB / S，位填充后4位将
是必要的。该WL100执行位填充仅供用户数据。
前导码字段必须由用户的方式，一个被选择
个连续的1或0的最大数量不受侵犯。
位填充也有助于对那些长串的区分
或在一个有效的数据流和一个无干扰信道的零（无数据和
无噪音）的空闲信道评估（ CCA ）的逻辑。
还提供满和空标志（图6 ， ADDR 06 ，
比特2和3）。所有位都在C_CLK的负边缘设置
时钟。
并行 - 串行转换器
并行 - 串行转换器转换并行的字节宽
从FIFO或从序言发生器到的串行数据
比特流。从FIFO中的数据被发送到CRC发生器
和位填充逻辑。前同步码被直接发送到TXD
输出芯片。
位去填充
该位去填充逻辑监视来自一个数据序列
数据恢复逻辑和条由位插入位stuff-
荷兰国际集团的发射机逻辑。
CRC发生器/校验器
该WL100如果指示做执行该可选功能
所以由控制器（参见图5 ，ADDR 02 ，第1位） 。 CRC根儿
根据IEEE -802标准的32位自动数字-Ⅱ聚ated
二项式。
期间发送的WL100不需要知道用户
数据字节数，并会在自动附加CRC
CT位（图5 ，ADDR 00 ，第4位）为高而FIFO变
空。
在接收器必须提供与WL100
数据长度的信息（图7中， ADDR 1C和ADDR 1D）
一段时间帧结束之前，让WL100知道
当检查CRC 。
串行 - 并行转换器
这从位解填充转换为串行数据流
逻辑转换成并行字节宽的格式，并将其发送到FIFO 。
FIFO
FIFO中的1638 ，下跌贯通式。在接收操作
它缓冲从所述串行到并行转换器来的数据
并使其可用于控制阅读过B_DATA
总线。在发送操作它从缓存中的数据来
该B_DATA总线，并使其可用的并行至串行
转换器。
FIFO控制逻辑旗
通过FIFO控制和标志逻辑控制数据流
FIFO中。几乎满（ AF）和近空（ AE ）的标志（图6 ，
ADDR 07 ，比特3和4）是可编程的由FL 0和FL1 （图
9 ，ADDR 1A ，位5和6 ），并可以由控制器监视
以及读写错误指示位（图6 ， ADDR
07 ，位5和6）。读取错误是由试图读取
从FIFO为空时;写错误是由
试图写入FIFO中，当它满。
ADDR 01
7
CH
6
SD6
5
SD5
4
SD4
3
SD3
2
SD2
1
SD1
0
7
6
时钟恢复和空闲信道评估
（ CCA ）
时钟恢复和CCA逻辑恢复数据时钟XCKT
从RXD数据流，提供恢复的时钟与数据
恢复逻辑，并且确定该信道是忙还是空闲到
传输。该WL100开始，每次恢复时钟的CR位
（图5 ，ADDR 00 ，位3）被设置为低的控制器。它必须保持在低水平
为CCA或数据的整个时间接收功能。
ADDR 00
5
4
CT
3
CR
2
1
0
CD
（D）=默认状态
0 =跳频动工
1 =无效（D ）
通道选择
(d = 0000000)
0 =开始自动多样性
1 =自动多样性无效（D ）
0 =低功率电平（d ）
1 =高功率电平
0 =手动多样性
1 =自动多样性（D ）
（见表6）
0 =重置所有寄存器
（除CNTRL和CONFIG ）
1 =无效（D ）
0 =手动ANT 1 （D ）
1 =手动ANT 2
（见表6）
0 =休眠模式（D ）
1 =运行模式
0 =传输开始（至少1μs的时间长）
1 =停止传送（四）
0 =开始接收功能
1 =停止接收功能（D ）
7
MSK7
6
5
0 = SYNLOK启用
1 = SYNLOK禁用（ D）
SD0 PWRL STDB RST
ANT2 MAN
ADDR 02
0 =正常工作模式（ D）
1 =器件测试（数字）模式
4
3
2
1
0
DGT ECRC DBG
0 =禁用CRC （ TX ） / DL无效（ RX ）
1 = CRC启用（ TX ） / DL是有效的（ RX ） （D ）
0 =正常模式（D ） XCKT在同步的时候
1 =调试模式XCKT在任何时候都
图。 5控制寄存器（只写）
4
WL100
之后的时限同步已经到期，则
syncdone （ SYDN ）位被置位（图6 ，ADDR 07 ，位2）和中断
到所述控制器生成的。此时，控制器可以
通过检查噪音做一个关于信道状态决定
（NS）和长序列（长整型）的位（图6中， ADDR 07 ，第1位
和0）。
时钟恢复和CCA逻辑要求的16： 1的比例为
过采样时钟C_CLK 。表7示出了过采样
所需的特定的所选数据传输速率的时钟速率。
读/写控制寄存器和选择
读/写控制寄存器选择逻辑控制
双向B_DATA总线和选择WL100寄存器
在控制器启动的读取和写入操作。
中断逻辑
中断逻辑产生中断请求到控制器
当某一WL100状态必须被报告。当时，
IRQ变低，并保持低电平直到复位。表2列出了所有
当WL100产生中断与cor-案件
响应中断复位的条件。
无线电合成器解锁中断可以通过禁用
设置MSK7位为高（图5 ，ADDR 02 ，位7） 。
数据恢复逻辑
数据恢复电路检测到的同步字序列
并通过时钟在数据流中的帧定界符供给
根据同步字和帧字恢复逻辑
配置（参照图8 ，ADDR 12和ADDR 14 -17 ）和
它从用户数据分离。如果NS或LONG位（ ADDR 07 ，
位1和0 ）已设置时， WL100停止搜索
同步序列。该控制器可以选择轮询这些位
到到期满前获得一个免费通道的早期迹象
Syncdone定时器。
一旦该同步序列被检测到时， SYNC位
（见图6 ， ADDR 06 ，第6位）变为高电平，并保持高电平，直到
数据接收的结束。的FRM位中（参见图6 ，ADDR
06 ，第7位）变高帧分界符被检测到时
并保持接通直至数据接收的结束。
分集控制器
多样性控制器自动选择最佳AN-
天线在接收操作。要启动自动多样性的控制 -
不可测量具有设定自动多样性位（图5 ，ADDR 00 ，位0）低，这
要保持低电平至少1μs的时间，当它可以切换回高
在之前的另一个分集功能的任何时间被启动。该
电路通过比较所述接收信号强度进行分集
指示（RSSI ），从两个天线和选择的能量水平
在一种产生较高水平。
多样性交换机也可手动控制（图5 ，
ADDR 00 ，比特1和2 ） 。的RSSI电平可在任何被检查
时间的多样性自动操作（参见图6 ，ADDR 04 ） 。
ADDR 05
7
6
BVAL
5
4
BT4
3
BT3
2
BT2
1
BT1
0
7
6
5
ADDR 04
4
DV4
3
DV3
2
DV2
1
DV1
0
DV0
（D）=默认状态
0 = DV无效（ D）
1 = DV有效
0 = BT无效（ D）
1 = BT有效
电池电量
（见表10 ）
0 =自动ANT的图1（d ）
1 =自动ANT 2
地址07
7
6
5
4
AE
3
2
1
NS
0
7
6
5
ADDR 06
4
3
2
1
0
LCK WERR RERR
0 =收音机的PLL锁定
1 =收音机的PLL解锁
FIFO写入错误
FIFO读取错误
AF SYDN
龙FRM SYNC
CRC
CRCE EMP FULL RXTX PAOF
RDY
0 =功率放大器。离
1 =功率放大器。上
0 =发送正在进行
1 =未发送
0 =缓冲区未满
1 =缓冲区满
0 =缓冲器非空
1 =缓冲区空
0 =无CRC错误
1 = CRC错误
0 = CRC未就绪
1 = CRC托运
0 =没有同步
1 = SYNC取得
0 =无框架
1 =帧认可
0 =没有长序列
1 =长的'1'或'0'序列
0 =无噪音
1 =噪声
0 = Syncdone定时器未过期
1 = Syncdone定时器超时
0 =缓冲区不是快满
1 =缓冲区快满
0 =没有缓冲几乎是空的
1 =缓冲区几乎是空的
通道状态（ ADDR 07位2 ： 0 ）
SYDN
1
1
1
NS
0
1
X
长
0
X
1
状态
信道忙
通道是明确的
到发送
图。 6状态寄存器（只读）
RSSI等级
（见表9 ）
BT0 AUT2增益DVAL
5
1996年5月
超前信息
DS4054-2.2
WL100
WLAN接口电路
的WL100 ，连同DE6003跳频
无线电收发信机，实现各种各样的无线局域网的
应用中的NRZ编码。
B_DATA0
B_DATA1
B_DATA2
B_DATA3
B_DATA4
B_DATA5
B_DATA6
V
SS
V
DD
B_DATA7
B_ADDR0
B_ADDR1
B_ADDR2
B_ADDR3
B_ADDR4
CS
特点
I
低功耗CMOS技术
I
灵活的数据收发器
I
时钟恢复连续校准
灵活的数据包长度
I
灵活的前导码格式
I
可选择的数据速率： 156 · 25KB / S， 250KB / S，
312 · 5KB / S， 500KB / S， 625KB / s和1Mb / s的
I
CRC- 32生成器/校验器
I
快速的天线分集，手动优先
I
电池电量监测
I
8位并行接口控制器
相关文档
DE6003的数据手册， DS3506
GPS应用笔记AN142,143,144,145 ， 154和203
进一步的设计信息。
销1
PIN码64
NC
NC
IRQ
V
SS
V
BAT
SHCAP
RSSI
NC
NC
V
REF
STDBY
V
DD
ANTSEL
V
SS
NC
NC
RD
WR
RESET
CKSEL1
CKSEL0
E_CLK
V
DD
V
SS
B_CLK
C_CLK
TEST
ATSTIN
ATSTOUT
XCKT
RXD
SYNLOK
PIN 1 IDENT
WL100
PAOFF
PWRLO
RX / TX
TXD
LOADB
SD6
SD5
V
DD
V
SS
CLK
NC
SD4
SD3
SD2
SD1
SD0
订购信息
WL100/CG/FP1R
- 商业，四方扁平封装塑料
在此之前充分器件特性完成后，预
生产的零件将被指定
WL100/PR/FP1R.
FP64
图。 1引脚连接（顶视图） 。见表8针
说明。
DE6003
频率
跳频
收发器
WL100
WLAN接口电路
WLAN
苹果
调节器
主持人
MICRO-
处理器
图。 2 WLAN系统框图
WL100
一般功能性
图。图4显示了WL100框图及其相互作用
与DE6003和一个通用的无线局域网媒体接入控制器
（ MAC）层控制器，在下面的文本中称为
控制器。一个通用的数据脉冲串/分组的格式，该
WL100接收关于示于图RXD线路。 3.在
无线电一侧， WL100符合DE6003规格。
在控制器侧的WL100符合普通8位
控制器的外部总线规范。所有WL100寄存器
通过8位B_DATA总线控制器访问。一
典型控制器的I / O读/写定时图。 15 。
有五种类型的寄存器内的WL100其中
控制器可以通过B_DATA总线访问：控制寄存器（写
只） ，状态寄存器（只读） ，配置寄存器（写
只） ， FIFO （读/写）和数据长度寄存器（只写） 。
该控制器采用控制寄存器来启动特定
WL100功能。为WL100控制位定义
寄存器示于图。 5 。
SYNC
字
SYNC
字
SYNC
字
状态寄存器用于告知控制器有关
在WL100和DE6003状态。图。图6示出的位定义
为WL100状态寄存器。该控制器做出决定
根据下表中所示有关的信道状态。 6 。
图。图7示出了1638接收/发送FIFO和数据
长度寄存器。在FIFO缓冲器中的数据将要/从未来
的控制器，并提供之间的不间断数据流
在WL100和DE6003的不同数据速率和系统时钟
速度。数据长度寄存器，用于CRC计算
在数据接收。
配置寄存器示于图。图8和9 。
他们给出，以便它可以在一个用来灵活地WL100
不同的系统应用数量。组态
寄存器可以被写入到开始分集只有当
（ CD ） ，开始传输（ CT ） ，开始接收
（CR）和动工跳频的WL100控制（CH ）位
寄存器是无效（高） 。
10
100
CRC - 32
SYNCHRONISATION序列
帧分隔符
标题
前言
用户数据
FCS
图3通用数据突发/包格式
起始地址
00
03
04
08
0C
0D
10
1B
1C
1E
结束地址
02
-
07
0B
-
0F
1A
-
1D
1F
描述
控制寄存器
未使用
状态寄存器
未使用
FIFO
未使用
配置寄存器
未使用
数据长度寄存器
未使用
酿比特，生成在CRC中，串行数据转换为8位
位字并将其发送到控制器。一旦所有的数据已经
接收时， WL100检查CRC和写入4个字节的CRC
入的情况下在FIFO控制器需要读取它们。
如果WL100不能恢复的同步序列
在预定的时间内，它返回一个信道状态，以
控制器。
框图描述
接收/发送状态机
接收/发送状态机控制WL100-
到DE6003接口，并负责将接收/发射
控制定时，发送功率放大器的控制定时，发送器
功率电平控制和信道负载脉冲定时。
跳跃到一个新的频率， CH位（图5 ，ADDR 01 ，第7位）
已被设置为0。其结果是，负极LOADB脉冲是gen-
erated并且将加载频率数据SD （0 ：6） （图5 ，ADDR
01 ， 0到6位）到DE6003 。该控制器不需要
重置CH位为WL100执行此过程的部分
通道选择顺序。
要开始数据传送，控制器必须设置CT位为0
（图5 ， ADDR 00 ，第4位） 。当所有的发送数据已经被读
由WL100 ，在CT位必须被重置为1 。
表1
表1示出了如何将WL100寄存器映射到其
地址空间。
控制器的每个就是了时间激活WL100
扫描信道，从信道接收数据或发送
数据权。前向发射或接收功能的启动，
的WL100将驱动控制信号把无线电中
根据DE6003需要的操作模式，
特定连接的阳离子。
该控制器负责更新频率
控制寄存器（图5 ， ADDR 01 ） ，保持时间最短
连续传输之间，最大持续
传输时间，无线待机传送时间，跳频
时间用于发送和用于接收和及时的加载数据的
长度寄存器（图7中， ADDR 1C and1D ），用于在CRC功能。
在发送方向上， WL100接收用户数据
在从控制器总线的8位字，并把它转换成一个
串行数据流。后的前导码序列已经
传输时， WL100计算CRC ，确实有点馅
发送数据流的广播，附加CRC校验在
结束。发送和接收的数据由FIFO中进行缓冲。
在接收方向， WL100接收串行的NRZ
从无线数据流，剥离的前序部分，消除了
序言发电机
前同步码生成对于每个发送的数据脉冲串发送到
在DE6003的TXD 。序言是完全可编程的（见
图。 8 ， 12 ADDR和ADDR 13位0 ： 2的同步字位
图案， ADDR18用于发送同步字的数量，并
ADDR 13位3 ： 7和ADDR 14至17帧分界符位
图案） 。
比特填充
的位填充逻辑检查数据流给无线
并插入改变的极性位相对于最后一个比特的SE-一个
lected位组。甲中的比特数的一组可以被编程
（参照图9 ，ADDR 19的比特6和7）。该DE6003需要在
每16位时间为625KB / s的数据速率后至少一种过渡
以确保足够的误比特率性能。因此，打破
在312KB / S，位填充一或零后的长序列
2
WL100
8位将被要求和156KB / S，位填充后4位将
是必要的。该WL100执行位填充仅供用户数据。
前导码字段必须由用户的方式，一个被选择
个连续的1或0的最大数量不受侵犯。
位填充也有助于对那些长串的区分
或在一个有效的数据流和一个无干扰信道的零（无数据和
无噪音）的空闲信道评估（ CCA ）的逻辑。
还提供满和空标志（图6 ， ADDR 06 ，
比特2和3）。所有位都在C_CLK的负边缘设置
时钟。
并行 - 串行转换器
并行 - 串行转换器转换并行的字节宽
从FIFO或从序言发生器到的串行数据
比特流。从FIFO中的数据被发送到CRC发生器
和位填充逻辑。前同步码被直接发送到TXD
输出芯片。
位去填充
该位去填充逻辑监视来自一个数据序列
数据恢复逻辑和条由位插入位stuff-
荷兰国际集团的发射机逻辑。
CRC发生器/校验器
该WL100如果指示做执行该可选功能
所以由控制器（参见图5 ，ADDR 02 ，第1位） 。 CRC根儿
根据IEEE -802标准的32位自动数字-Ⅱ聚ated
二项式。
期间发送的WL100不需要知道用户
数据字节数，并会在自动附加CRC
CT位（图5 ，ADDR 00 ，第4位）为高而FIFO变
空。
在接收器必须提供与WL100
数据长度的信息（图7中， ADDR 1C和ADDR 1D）
一段时间帧结束之前，让WL100知道
当检查CRC 。
串行 - 并行转换器
这从位解填充转换为串行数据流
逻辑转换成并行字节宽的格式，并将其发送到FIFO 。
FIFO
FIFO中的1638 ，下跌贯通式。在接收操作
它缓冲从所述串行到并行转换器来的数据
并使其可用于控制阅读过B_DATA
总线。在发送操作它从缓存中的数据来
该B_DATA总线，并使其可用的并行至串行
转换器。
FIFO控制逻辑旗
通过FIFO控制和标志逻辑控制数据流
FIFO中。几乎满（ AF）和近空（ AE ）的标志（图6 ，
ADDR 07 ，比特3和4）是可编程的由FL 0和FL1 （图
9 ，ADDR 1A ，位5和6 ），并可以由控制器监视
以及读写错误指示位（图6 ， ADDR
07 ，位5和6）。读取错误是由试图读取
从FIFO为空时;写错误是由
试图写入FIFO中，当它满。
ADDR 01
7
CH
6
SD6
5
SD5
4
SD4
3
SD3
2
SD2
1
SD1
0
7
6
时钟恢复和空闲信道评估
（ CCA ）
时钟恢复和CCA逻辑恢复数据时钟XCKT
从RXD数据流，提供恢复的时钟与数据
恢复逻辑，并且确定该信道是忙还是空闲到
传输。该WL100开始，每次恢复时钟的CR位
（图5 ，ADDR 00 ，位3）被设置为低的控制器。它必须保持在低水平
为CCA或数据的整个时间接收功能。
ADDR 00
5
4
CT
3
CR
2
1
0
CD
（D）=默认状态
0 =跳频动工
1 =无效（D ）
通道选择
(d = 0000000)
0 =开始自动多样性
1 =自动多样性无效（D ）
0 =低功率电平（d ）
1 =高功率电平
0 =手动多样性
1 =自动多样性（D ）
（见表6）
0 =重置所有寄存器
（除CNTRL和CONFIG ）
1 =无效（D ）
0 =手动ANT 1 （D ）
1 =手动ANT 2
（见表6）
0 =休眠模式（D ）
1 =运行模式
0 =传输开始（至少1μs的时间长）
1 =停止传送（四）
0 =开始接收功能
1 =停止接收功能（D ）
7
MSK7
6
5
0 = SYNLOK启用
1 = SYNLOK禁用（ D）
SD0 PWRL STDB RST
ANT2 MAN
ADDR 02
0 =正常工作模式（ D）
1 =器件测试（数字）模式
4
3
2
1
0
DGT ECRC DBG
0 =禁用CRC （ TX ） / DL无效（ RX ）
1 = CRC启用（ TX ） / DL是有效的（ RX ） （D ）
0 =正常模式（D ） XCKT在同步的时候
1 =调试模式XCKT在任何时候都
图。 5控制寄存器（只写）
4
WL100
之后的时限同步已经到期，则
syncdone （ SYDN ）位被置位（图6 ，ADDR 07 ，位2）和中断
到所述控制器生成的。此时，控制器可以
通过检查噪音做一个关于信道状态决定
（NS）和长序列（长整型）的位（图6中， ADDR 07 ，第1位
和0）。
时钟恢复和CCA逻辑要求的16： 1的比例为
过采样时钟C_CLK 。表7示出了过采样
所需的特定的所选数据传输速率的时钟速率。
读/写控制寄存器和选择
读/写控制寄存器选择逻辑控制
双向B_DATA总线和选择WL100寄存器
在控制器启动的读取和写入操作。
中断逻辑
中断逻辑产生中断请求到控制器
当某一WL100状态必须被报告。当时，
IRQ变低，并保持低电平直到复位。表2列出了所有
当WL100产生中断与cor-案件
响应中断复位的条件。
无线电合成器解锁中断可以通过禁用
设置MSK7位为高（图5 ，ADDR 02 ，位7） 。
数据恢复逻辑
数据恢复电路检测到的同步字序列
并通过时钟在数据流中的帧定界符供给
根据同步字和帧字恢复逻辑
配置（参照图8 ，ADDR 12和ADDR 14 -17 ）和
它从用户数据分离。如果NS或LONG位（ ADDR 07 ，
位1和0 ）已设置时， WL100停止搜索
同步序列。该控制器可以选择轮询这些位
到到期满前获得一个免费通道的早期迹象
Syncdone定时器。
一旦该同步序列被检测到时， SYNC位
（见图6 ， ADDR 06 ，第6位）变为高电平，并保持高电平，直到
数据接收的结束。的FRM位中（参见图6 ，ADDR
06 ，第7位）变高帧分界符被检测到时
并保持接通直至数据接收的结束。
分集控制器
多样性控制器自动选择最佳AN-
天线在接收操作。要启动自动多样性的控制 -
不可测量具有设定自动多样性位（图5 ，ADDR 00 ，位0）低，这
要保持低电平至少1μs的时间，当它可以切换回高
在之前的另一个分集功能的任何时间被启动。该
电路通过比较所述接收信号强度进行分集
指示（RSSI ），从两个天线和选择的能量水平
在一种产生较高水平。
多样性交换机也可手动控制（图5 ，
ADDR 00 ，比特1和2 ） 。的RSSI电平可在任何被检查
时间的多样性自动操作（参见图6 ，ADDR 04 ） 。
ADDR 05
7
6
BVAL
5
4
BT4
3
BT3
2
BT2
1
BT1
0
7
6
5
ADDR 04
4
DV4
3
DV3
2
DV2
1
DV1
0
DV0
（D）=默认状态
0 = DV无效（ D）
1 = DV有效
0 = BT无效（ D）
1 = BT有效
电池电量
（见表10 ）
0 =自动ANT的图1（d ）
1 =自动ANT 2
地址07
7
6
5
4
AE
3
2
1
NS
0
7
6
5
ADDR 06
4
3
2
1
0
LCK WERR RERR
0 =收音机的PLL锁定
1 =收音机的PLL解锁
FIFO写入错误
FIFO读取错误
AF SYDN
龙FRM SYNC
CRC
CRCE EMP FULL RXTX PAOF
RDY
0 =功率放大器。离
1 =功率放大器。上
0 =发送正在进行
1 =未发送
0 =缓冲区未满
1 =缓冲区满
0 =缓冲器非空
1 =缓冲区空
0 =无CRC错误
1 = CRC错误
0 = CRC未就绪
1 = CRC托运
0 =没有同步
1 = SYNC取得
0 =无框架
1 =帧认可
0 =没有长序列
1 =长的'1'或'0'序列
0 =无噪音
1 =噪声
0 = Syncdone定时器未过期
1 = Syncdone定时器超时
0 =缓冲区不是快满
1 =缓冲区快满
0 =没有缓冲几乎是空的
1 =缓冲区几乎是空的
通道状态（ ADDR 07位2 ： 0 ）
SYDN
1
1
1
NS
0
1
X
长
0
X
1
状态
信道忙
通道是明确的
到发送
图。 6状态寄存器（只读）
RSSI等级
（见表9 ）
BT0 AUT2增益DVAL
5
QQ：2880707522 复制
