WEDPY256K72V-XBX
256Kx72同步管道SRAM
特点
!
快速的时钟速度： 100 ， 133 ， 150 ， 166和200 MHz的**
!
快速访问时间： 5.0 ， 4.0 ， 3.8 ， 3.5 ， 3.1ns
!
+ 3.3V电源（ VDD ）
!
+ 2.5V输出缓冲电源（ VDDQ ）
!
初步*
描述
该WEDPY256K72V - XBX采用高速，低功耗
正在使用先进的CMOS制造的CMOS设计
流程。 16MB的同步SRAM集成两个256K
×36的SRAM成一个单一的PBGA封装提供256K X
72配置。所有的同步输入端通过控制
的正边沿触发的单时钟输入（CLK） 。该同步
异步的输入包括所有地址，所有的数据输入，
低电平有效片选（ CS ） 。异步输入IN-
CLUDE输出使能（ OE1 / OE2 ） ，时钟（CLK） 。
*此数据表描述了一个产品，不是完全限定或表征
并随时更改，恕不另行通知。
单周期解选
时钟控制的和注册的地址，数据I / O的
和控制信号
!
常见的数据输入和数据输出
!
!
贪睡模式降低功耗待机
!
单个字节写入控制和全局写
!
六个芯片使简单的深度扩展和管理者
礼服管道
图。 1
SA
0-17
ADSC
ADSP
ADV
BWA
BWB
BWC
BWD
BWE
CS1
1
CS2
1
CS2
1
CLK
GW
模式
OE
1
ZZ
框图
256Kx36
A
0-17
SSRAM
ADSC
ADSP
ADV
BWA
BWB
BWC
BWD
WE
DQ
0-35
CS
1
CS
2
CS
2
CLK
GW
模式
OE
ZZ
!
内部自定时写周期
!
突发控制（交错或线性突发）
!
包装：
!
159焊球PBGA封装， 14毫米X 22毫米
!
商业，工业和军用温度范围内
!
用户可配置为512K ×36 ，或1M ×18
!
升级到512K X 72 SSRAM
IC1
DQ
0-35
（联系工厂信息）
** 200兆赫为唯一的商业和工业温度。
256Kx36
A
0-17
SSRAM
ADSC
ADSP
ADV
BWA
BWB
BWC
BWD
WE
CS
1
CS
2
CS
2
CLK
GW
模式
OE
ZZ
BWE
世界羽联
BWG
BWH
CS1
1
CS2
2
CS2
2
IC2
DQ
36-71
OE
2
2003年11月修订版6
1
怀特电子设计公司 （ 602 ） 437-1520 www.whiteedc.com
WEDPY256K72V-XBX
P
IN
C
ONFIGURATION
(T
OP
V
IEW
)
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
—
ADV
OE1
CS2
1
BW
C
CS2
1
CS1
1
DQ26
SA17
SA16
SA14
SA15
OE2
BWE
BWH
CS1
2
2
DQ16
DQ17
ADSP
CLK
BWB
DQ18
DQ19
DQ20
DQ21
DQ52
DQ51
DQ53
ADSC
CS2
2
BWG
CS2
2
3
DQ14
DQ15
GW
BWA
BWD
DQ22
DQ23
DQ24
DQ25
DQ49
DQ50
DQ48
DQ47
DQ46
世界羽联
DQ62
4
DQ12
DQ11
DQ13
GND
GND
VDD
GND
VDDQ
VDD
GND
VDD
GND
VDDQ
DQ45
BWE
DQ54
5
DQ10
DQ9
DNU
GND
VDD
VDDQ
VDD
VDDQ
VDD
VDDQ
GND
GND
VDD
GND
DQ56
DQ55
6
ZZ
DQ7
GND
VDD
GND
GND
VDDQ
VDD
VDDQ
VDD
VDDQ
VDD
GND
DNU
DQ60
DQ57
7
DQ6
DQ5
DQ29
VDDQ
GND
VDD
GND
VDD
VDDQ
GND
VDD
GND
GND
DQ59
DQ61
DQ58
8
DQ4
DQ3
DQ2
SA11
SA8
DQ30
DQ31
DQ28
DQ27
DQ40
DQ42
DQ43
模式
DQ64
DQ65
DQ63
9
DQ
DQ1
SA12
SA9
SA7
DQ34
DQ33
DQ32
DQ39
DQ38
DQ41
SA3
SA2
DQ66
DQ69
DQ67
10
DQ8
SA13
SA10
SA6
SAO
SA1
SA5
DQ35
DQ37
DQ36
DQ44
DNU
SA4
DQ70
DQ71
DQ68
DNU =不要使用。保留为将来的升级。
怀特电子设计公司亚利桑那州凤凰城 （ 602 ） 437-1520
2
WEDPY256K72V-XBX
I
NTERLEAVED
B
URST
A
地址H1
T
ABLE
(M
ODE
= NC
OR
H
室内运动场
)
第一个地址（外部）
X...X00
X...X01
X...X10
X...X11
第二个地址（内部）
X...X01
X...X00
X...X11
X...X10
第三个地址（内部）
X...X10
X...X11
X...X00
X...X01
第四个地址（内部）
X...X11
X...X10
X...X01
X...X00
L
INEAR
B
URST
A
地址H1
T
ABLE
(M
ODE
= L
OW
)
第一个地址（外部）
X...X00
X...X01
X...X10
X...X11
第二个地址（内部）
X...X01
X...X10
X...X11
X...X00
第三个地址（内部）
X...X10
X...X11
X...X00
X...X01
第四个地址（内部）
X...X11
X...X00
X...X01
X...X10
P
ARTIAL
T
RUTH
T
ABLE FOR
W
RITE
C
OMMANDS
(
X
36)
功能
读
读
写字节"a"
写的所有字节
写的所有字节
GW
H
H
H
H
L
BWE
H
L
L
L
X
BWA
X
H
L
L
X
BWB
X
H
H
L
X
BWC
X
H
H
L
X
BWD
X
H
H
L
X
注意：
1.通过BWD使用BWE和BWA ，任何一个或多个字节可以被写入。
2.将BWE通过BWH的DQ36-71控制。
3
怀特电子设计公司 （ 602 ） 437-1520 www.whiteedc.com
WEDPY256K72V-XBX
T
RUTH
T
ABLE
手术
取消循环，掉电
取消循环，掉电
取消循环，掉电
取消循环，掉电
取消循环，掉电
贪睡模式，掉电
读周期，开始突发
读周期，开始突发
写周期，开始突发
读周期，开始突发
读周期，开始突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
写周期，继续突发
写周期，继续突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
写周期，暂停突发
写周期，暂停突发
地址一起使用
无
无
无
无
无
无
外
外
外
外
外
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
当前
当前
当前
当前
当前
当前
CS1 CS2 CS2 ZZ
H
L
L
L
L
X
L
L
L
L
L
X
X
H
H
X
H
X
X
H
H
X
H
X
X
H
X
H
X
L
L
L
L
L
X
X
X
X
X
X
X
X
X
X
X
X
X
L
X
L
X
X
H
H
H
H
H
X
X
X
X
X
X
X
X
X
X
X
X
L
L
L
L
L
H
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
ADSP
X
L
L
H
H
X
L
L
H
H
H
H
H
X
X
H
X
H
H
X
X
H
X
ADSC ADV写OE
L
X
X
L
L
X
X
X
L
L
L
H
H
H
H
H
H
H
H
H
H
H
H
X
X
X
X
X
X
X
X
X
X
X
L
L
L
L
L
L
H
H
H
H
H
H
X
X
X
X
X
X
X
X
L
H
H
H
H
H
H
L
L
H
H
H
H
L
L
X
X
X
X
X
X
L
H
X
L
H
L
H
L
H
X
X
L
H
L
H
X
X
CLK
L-H
L-H
L-H
L-H
L-H
X
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
H
L-H
L-H
L-H
DQ
高Z
高Z
高Z
高Z
高Z
高Z
Q
高Z
D
Q
高Z
Q
高Z
Q
高Z
D
D
Q
高Z
Q
高Z
D
D
注意：
1， X表示"Don't Care."
表示低电平有效。 H表示逻辑高电平。 L表示逻辑低电平。
2.对于写，L是指任何一个或多个字节写使能信号（ BWA ， BWB ， BWC或WE）低或GW低。写= H的
所有BWX ， BWE ， GW高。
3. BWA使写入DQ0-8 。 BWB使写入DQ9-17 。 BWC使写入DQ18-26 。 BWD能写
DQ27-35.
4.所有输入excepts OE和ZZ必须满足建立和保持周围的上升沿时间（从低到高） CLK的。
5.等待状态，暂停阵阵插入。
6.下列读操作写操作时， OE必须输入数据建立时间之前HIGH和整个保持高电平
的输入数据保持时间。
7.此设备包含的电路，以确保输出在上电期间的高Z将举行。
8. ADSP LOW总是启动在CLK的LH边缘的内部读。进行写操作，通过设置一个或多个字节写入完成
使能信号和BWE LOW或GW低电平为CLK的后续LH的边缘。请参阅写时序图进行澄清。
怀特电子设计公司亚利桑那州凤凰城 （ 602 ） 437-1520
4
WEDPY256K72V-XBX
A
BSOLUTE
M
AXIMUM
R
ATINGS
*
在V电压
DD
供应相对于V
SS
-0.5V至+ 4.6V
在V电压
DDQ
供应相对于V
SS
-0.5V至+ 4.6V
VIN（ DQX ）
-0.5V到V
DDQ
+0.5V
VIN （输入）
-0.5V到V
DD
+0.5V
存储温度（ BGA ）
-55 ° C至+ 150°C
短路输出电流
百毫安
*压力大于下"Absolute最大Ratings"可能会导致
永久损坏设备。这是一个额定值只和功能
该设备在这些或任何其他条件大于操作
在本规范的业务部门所标明是不是暗示。曝光
在绝对最大额定值条件下工作会影响其可靠性。
E
LECTRICAL
C
极特
A
ND
O
操作摄像机条件
-55°C
≤
TA
≤
+125°C
描述
输入高电平（逻辑1 ）电压
符号
V
IH
V
IHQ
输入低电平（逻辑0 ）电压
输入漏电流
Ouptut漏电流
输出高电压
输出低电压
电源电压
输出缓冲器供应
注意事项：
1.引用到Vss （ GND）所有电压。
V
IL
I
LI
I
LO
V
OH
V
OL
V
DD
V
DDQ
0V
≤
V
IN
≤
V
DD
输出禁用， 0V
≤
V
IN
≤
V
DDQ
（ DQ
X
)
I
OH
= -1.0mA
I
OL
= 1.0毫安
条件
输入
数据（ DQ ）
民
1.7
1.7
-0.3
-2.0
-1.0
2.0
—
3.135
2.375
最大
V
DD
+0.3
V
DDQ
+0.3
0.7
2.0
1.0
—
0.4
3.6
2.9
单位
V
V
V
A
A
V
V
V
V
1
1
1
1
笔记
1
1
1
2
DC
极特
-55°C
≤
TA
≤
+125°C
描述
电源
当前位置：工作
CMOS待机
时钟运行
国际直拨电话
ISB2
ISB4
条件
设备选择;所有输入
≤
VIL或
≥
VIH ;
周期
≥
TKC MIN ; VDD = MAX ;输出开路
设备取消; VDD = MAX ;所有输入
≤
VSS + 0.2
设备取消; VDD = MAX ;所有输入
≤
VSS +
0.2
≥
VDD -0.2 ;周期
≥
TKC MIN ; ADSC ，
ADSP ， GW ， BWX ， ADV ，
≥
VIH
100兆赫
600
20
170
133兆赫150兆赫160兆赫200兆赫单位
750
20
180
950
20
220
950
20
220
1050
20
240
mA
mA
mA
笔记
1.2
2
2
注意事项：
1. IDD是在无输出电流，并增加更快的周期时间。 IDD增加更快的周期时间和更大的输出负载。
2. “设备取消”是指器件在掉电模式中的事实表中定义的。 “选择设备”是指设备处于活动状态（不掉电
模式）。
BGA
APACITANCE
(T
A
= + 25 ° C，F = 1MH
Z
)
描述
控制输入电容
共同控制输入电容（ 2 ）
输入/输出电容（ DQ ）
解决电容（ SA）的
时钟电容（ CLK）
符号
C
I
C
IC
C
O
Cs
A
C
CK
最大
6
15
10
15
12
单位
pF
pF
pF
pF
pF
笔记
1
1
1
1
1
BGA牛逼
有源冰箱
R
ESISTANCE
描述
结到环境
（无气流）
结到球
结到外壳（顶部）
热阻JB 17.3
西塔JC
9.8
0
0
符号最大值单位
的Theta JA 30.5
0
C / W
C / W
C / W
笔记
1
1
1
注意事项：
1.此参数由设计保证，但未经测试。
2.常见的输入= ZZ ， ADV ， ADSP ， GW ， ADSC ， MODE ， BWE
5
注1：请参见BGA热阻关系
应用笔记在www.whiteedc.com在应用程序中
说明部分进行建模的条件。
怀特电子设计公司 （ 602 ） 437-1520 www.whiteedc.com
怀特电子设计
256Kx72同步管道SRAM
特点
快速的时钟速度： 100 ， 133 ， 150 ， 166
和200 MHz的**
快速访问时间： 5.0 ， 4.0 ， 3.8 ， 3.5 ， 3.1ns
+ 3.3V电源（V
CC
)
+ 2.5V输出缓冲电源（V
CCQ
)
单周期解选
常见的数据输入和数据输出
时钟控制和注册地址，数据
I / O和控制信号
贪睡模式降低功耗待机
单个字节写和控制全球
写
六个芯片使简单的深度扩展和
地址管道
内部自定时写周期
突发控制（交错或线性突发）
包装：
159焊球PBGA封装， 14毫米X 22毫米
商业，工业和军用温度
范围
用户CON连接可配置为512K ×36 ，或1M ×18
** 200兆赫为唯一的商业和工业温度。
SA
0-17
ADSC ＃
ADSP ＃
ADV ＃
BWA ＃
BWB ＃
BWC ＃
BWD ＃
BWE ＃
CS1
1
#
CS2
1
#
CS2
1
CLK
GW ＃
模式
OE
1#
ZZ
WEDPY256K72V-XBX
描述
该WEDPY256K72V - XBX采用高速，低
正在使用的制造功耗CMOS设计
先进的CMOS工艺。 16MB的同步
SRAM的集成两个256K ×36的SRAM成一个单一的
PBGA封装，提供256K X 72 CON组fi guration 。所有
同步输入是由一个正边沿控
触发的单时钟输入（ CLK ） 。同步输入
包括所有地址，所有的数据输入，低电平有效芯片
选择（ CS ＃ ） 。异步输入包括输出
启用（ OE1 ＃ / OE2 ＃ ） ，时钟（ CLK ） 。
*本产品如有变更，恕不另行通知。
图1 - 框图
256Kx36
A
0-17
SSRAM
ADSC ＃
ADSP ＃
ADV ＃
BWA ＃
BWB ＃
BWC ＃
BWD ＃
WE＃
DQ
0-35
CS
1
#
CS
2
#
CS
2
CLK
GW ＃
模式
OE ＃
ZZ
IC1
DQ
0-35
BWE ＃
世界羽联＃
BWG ＃
BWH ＃
CS1
1
#
CS2
2
#
CS2
2
OE
2
#
A
0-17
ADSC ＃
ADSP ＃
ADV ＃
BWA ＃
BWB ＃
BWC ＃
BWD ＃
WE＃
CS
1
#
CS
2
#
CS
2
CLK
GW ＃
模式
OE ＃
ZZ
256Kx36
SSRAM
IC2
DQ
36-71
2004年8月
启示录7
1
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
引脚配置
（ TOP VIEW ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
—
ADV ＃
OE1#
CS21#
BWC ＃
CS2
1
CS1
1
#
DQ26
SA17
SA16
SA14
SA15
OE2#
BWE ＃
BWH ＃
CS1
2
#
2
DQ16
DQ17
ADSP ＃
CLK
BWB ＃
DQ18
DQ19
DQ20
DQ21
DQ52
DQ51
DQ53
ADSC ＃
CS2
2
#
BWG ＃
CS2
2
3
DQ14
DQ15
GW ＃
BWA ＃
BWD ＃
DQ22
DQ23
DQ24
DQ25
DQ49
DQ50
DQ48
DQ47
DQ46
世界羽联＃
DQ62
4
DQ12
DQ11
DQ13
GND
GND
V
CC
GND
V
CCQ
V
CC
GND
V
CC
GND
V
CCQ
DQ45
BWE ＃
DQ54
5
DQ10
DQ9
DNU
GND
V
CC
V
CCQ
V
CC
V
CCQ
V
CC
V
CCQ
GND
GND
V
CC
GND
DQ56
DQ55
6
ZZ
DQ7
GND
V
CC
GND
GND
V
CCQ
V
CC
V
CCQ
V
CC
V
CCQ
V
CC
GND
DNU
DQ60
DQ57
7
WEDPY256K72V-XBX
8
DQ4
DQ3
DQ2
SA11
SA8
DQ30
DQ31
DQ28
DQ27
DQ40
DQ42
DQ43
模式
DQ64
DQ65
DQ63
9
DQ
DQ1
SA12
SA9
SA7
DQ34
DQ33
DQ32
DQ39
DQ38
DQ41
SA3
SA2
DQ66
DQ69
DQ67
10
DQ8
SA13
SA10
SA6
SAO
SA1
SA5
DQ35
DQ37
DQ36
DQ44
DNU
SA4
DQ70
DQ71
DQ68
DQ6
DQ5
DQ29
V
CCQ
GND
V
CC
GND
V
CC
V
CCQ
GND
V
CC
GND
GND
DQ59
DQ61
DQ58
DNU =不要使用。保留为将来的升级。
2004年8月
启示录7
2
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
WEDPY256K72V-XBX
交错突发地址表（ MODE = NC或高）
第一个地址（外部）
X...X00
X...X01
X...X10
X...X11
第二个地址（内部）
X...X01
X...X00
X...X11
X...X10
第三个地址（内部）
X...X10
X...X11
X...X00
X...X01
第四个地址（内部）
X...X11
X...X10
X...X01
X...X00
线性突发地址表（ MODE = LOW ）
第一个地址（外部）
X...X00
X...X01
X...X10
X...X11
第二个地址（内部）
X...X01
X...X10
X...X11
X...X00
第三个地址（内部）
X...X10
X...X11
X...X00
X...X01
第四个地址（内部）
X...X11
X...X00
X...X01
X...X10
偏真值表写命令（ X36 ）
功能
读
读
写字节"a"
写的所有字节
写的所有字节
GW ＃
H
H
H
H
L
BWE ＃
H
L
L
L
X
BWA ＃
X
H
L
L
X
BWB ＃
X
H
H
L
X
BWC ＃
X
H
H
L
X
BWD ＃
X
H
H
L
X
注意：
1.使用BWE ＃ ，并通过BWD ＃ BWA ＃ ，任何一个或多个字节可以被写入。
2.将BWE ＃通过BWH ＃为DQ36-71控制。
2004年8月
启示录7
3
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
真值表
手术
取消循环，掉电
取消循环，掉电
取消循环，掉电
取消循环，掉电
取消循环，掉电
贪睡模式，掉电
读周期，开始突发
读周期，开始突发
写周期，开始突发
读周期，开始突发
读周期，开始突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
写周期，继续突发
写周期，继续突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
写周期，暂停突发
写周期，暂停突发
地址一起使用
无
无
无
无
无
无
外
外
外
外
外
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
当前
当前
当前
当前
当前
当前
CS1
H
L
L
L
L
X
L
L
L
L
L
X
X
H
H
X
H
X
X
H
H
X
H
CS2
X
X
H
X
H
X
L
L
L
L
L
X
X
X
X
X
X
X
X
X
X
X
X
CS2
X
L
X
L
X
X
H
H
H
H
H
X
X
X
X
X
X
X
X
X
X
X
X
ZZ
L
L
L
L
L
H
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
ADSP
X
L
L
H
H
X
L
L
H
H
H
H
H
X
X
H
X
H
H
X
X
H
X
ADSC
L
X
X
L
L
X
X
X
L
L
L
H
H
H
H
H
H
H
H
H
H
H
H
WEDPY256K72V-XBX
ADV
X
X
X
X
X
X
X
X
X
X
X
L
L
L
L
L
L
H
H
H
H
H
H
写
X
X
X
X
X
X
X
X
L
H
H
H
H
H
H
L
L
H
H
H
H
L
L
OE
X
X
X
X
X
X
L
H
X
L
H
L
H
L
H
X
X
L
H
L
H
X
X
CLK
L-H
L-H
L-H
L-H
L-H
X
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
H
L-H
L-H
L-H
DQ
高Z
高Z
高Z
高Z
高Z
高Z
Q
高Z
D
Q
高Z
Q
高Z
Q
高Z
D
D
Q
高Z
Q
高Z
D
D
注意：
1， X表示"Don't Care." ＃表示低电平有效。 H表示逻辑高电平。 L表示逻辑低电平。
2.写＃ ，L是指任何一个或多个字节写使能信号（ BWA ＃ ， BWB ＃ ， BWC ＃或WE＃ ）低或GW ＃是
低。写＃ = H所有BWX ＃ ， BWE ＃ ， GW ＃高。
3. BWA使写入DQ0-8 。 BWB ＃允许写入DQ9-17 。 BWC使写入DQ18-26 。 BWD ＃启用
写DQ27-35 。
4.所有输入excepts OE ＃和ZZ必须满足建立和保持周围的上升沿时间（从低到高） CLK的。
5.等待状态，暂停阵阵插入。
6.下列读操作写操作时， OE ＃必须为高电平的输入数据建立时间之前保持高电平
整个输入数据保持时间。
7.此设备包含的电路，以确保输出在上电期间的高Z将举行。
8. ADSP ＃ LOW总是启动在CLK的LH边缘的内部读。进行写操作，通过设置一个或多个执行
字节写使能信号， BWE ＃ LOW或GW ＃ LOW为CLK的后续LH优势。请参阅写入时序
示意图clari网络阳离子。
2004年8月
启示录7
4
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
绝对最大额定值*
在V电压
CC
供应相对于V
SS
在V电压
CCQ
供应相对于V
SS
V
IN
（ DQX ）
V
IN
（输入）
存储温度（ BGA ）
短路输出电流
-0.5V至+ 4.6V
-0.5V至+ 4.6V
-0.5V到V
CCQ
+0.5V
-0.5V到V
CC
+0.5V
-55 ° C至+ 150°C
百毫安
WEDPY256K72V-XBX
*压力大于下"Absolute最大Ratings"上市
可能对器件造成永久性损坏。这是一个压力等级
止，并在这些值或者任何其它装置的操作
条件比那些在业务部门所标明
本规范是不是暗示。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
电特性和操作条件
-55°C
≤
T
A
≤
+125°C
描述
输入高电平（逻辑1 ）电压
输入低电平（逻辑0 ）电压
输入漏电流
Ouptut漏电流
输出高电压
输出低电压
电源电压
输出缓冲器供应
符号
V
IH
V
IHQ
V
IL
I
LI
I
LO
V
OH
V
OL
V
CC
V
CCQ
条件
输入
数据（ DQ ）
0V ≤ V
IN
≤ V
CC
输出禁用， 0V ≤ V
IN
≤ V
CCQ
（ DQX ）
I
OH
= -1.0mA
I
OL
= 1.0毫安
民
1.7
1.7
-0.3
-2.0
-1.0
2.0
—
3.135
2.375
最大
V
CC
+0.3
V
CCQ
+0.3
0.7
2.0
1.0
—
0.4
3.6
2.9
单位
V
V
V
A
A
V
V
V
V
笔记
1
1
1
2
1
1
1
1
注意事项：
1.引用到Vss （ GND）所有电压。
DC特性
-55°C
≤
T
A
≤
+125°C
描述
电源
当前位置：工作
CMOS待机
时钟运行
I
DD
I
SB2
I
SB4
条件
设备选择;所有输入
≤
V
IL
or
≥
V
IH
;周期
时间
≥
t
KC
MIN ; V
CC
= MAX ;输出开路
设备取消; V
CC
= MAX ;所有的输入
≤
VSS
+ 0.2
设备取消; V
CC
= MAX ;所有的输入
≤
VSS +
0.2
≥
V
CC
-0.2 ;周期
≥
t
KC
MIN ; ADSC ＃ ，
ADSP ＃ ， GW ＃ ， BWX ＃ ， ADV ＃ ，
≥
V
IH
100兆赫133兆赫150兆赫160兆赫200兆赫
600
20
170
750
20
180
950
20
220
950
20
220
1050
20
240
单位
mA
mA
mA
笔记
1.2
2
2
注意事项：
1. I
DD
为特定网络版，没有输出电流，并随更快的周期时间。我
DD
增加更快的周期时间和更大的输出负载。
2. “设备取消”是指设备在定义的真值表掉电模式去连接。 “选择设备”是指设备处于活动状态（而不是在掉电模式下） 。
BGA电容
T
A
= + 25 ° C，F = 1MHz的
描述
控制输入电容
共同控制输入电容（ 2 ）
输入/输出电容（ DQ ）
解决电容（ SA）的
时钟电容（ CLK）
符号最大值单位备注
CI
6
pF
1
CIC
15
pF
1
CO
10
pF
1
CSA
15
pF
1
C
CK
12
pF
1
BGA封装热阻
描述
结到环境（无空中溢流）
结到球
结到外壳（顶部）
象征最高
的Theta JA 30.5
热阻JB 17.3
西塔JC 9.8
单位备注
0
C / W
1
0
C / W
1
0
C / W
1
注1：请参见BGA封装热阻的相关应用说明的www.wedc 。
COM应用程序中的说明部分进行建模的条件。
注意事项：
1.此参数由设计保证，但未经测试。
2.常见的输入= ZZ ， ADV ＃ ， ADSP ＃ ， GW ＃ ， ADSC ＃ ， ＃模式， BWE ＃ 。
2004年8月
启示录7
5
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
QQ：2880707522 复制
