怀特电子设计
WEDPN16M72VR-XB2X
16MX72注册了的同步DRAM
特点
注册总线提高性能
速度
100 ， 125 ， 133 MHz的**
包装：
219塑料球栅阵列（ PBGA ） ， 25 x 25mm的
单3.3V ± 0.3V电源
完全同步;所有注册的积极信号
系统时钟周期的边缘
内部流水线操作;列地址可以是
改变了每个时钟周期
内部银行隐藏行存取/预充电
可编程突发长度为1,2,4,8或整页
8,192刷新周期
商用，工业和军用温度
范围
组织为16M X 72
重量： WEDPN16M72VR - XB2X - 2.5克
典型
概述
在128MByte （1GB ） SDRAM是高速CMOS ，
动态随机存取，内存使用5片含
268435456位。每个芯片内部CON连接gured作为
四银行的DRAM ，具有同步接口。每
该芯片的67,108,864位银行的组织结构8,192行
由512列16位。该MCP还集成
2个16位通用总线驱动程序输入控制信号
和地址。
读取和写入访问到SDRAM是突发式;
存取开始在一个选定的位置，并继续进行
在编程位置的设定的号码
序列。访问开始时的注册
ACTIVE命令，然后接着是读或
写命令。地址位重合注册
与ACTIVE命令用于选择银行
和被访问的行（ BA0 ， BA1选择银行; A0
12选择行） 。地址位重合注册
用READ或WRITE命令被用来选择
开始为突发访问列位置。
在SDRAM提供了可编程的读或写
的1，2， 4或8的位置，或在整页的突发长度，以
一阵终止选项。自动预充电功能
可被使能，以提供一个自定时行预充电该
开始在脉冲串序列的末端。
1GB的SDRAM采用内部流水线结构
以实现高速操作。此架构是
与2N兼容
规则预取架构，但
这也让列地址在每次改变
时钟周期，实现了高速的，完全的随机访问。
预充电一个存储在访问其他的一个
三家银行将隐藏预充电周期，并提供
无缝的，高速的，随机存取操作。
1GB的SDRAM设计了3.3V ，低功耗运行
内存系统。自动刷新模式设置，沿
以节电，省电模式。
所有输入和输出都是LVTTL兼容。 SDRAM的报价
在DRAM经营业绩取得重大进展，
包括能够同步地在一个较高的脉冲串数据
数据速率与自动列地址的产生，
以内部银行之间交错的能力
隐藏预充电时间和能力，以随机
在更换过程中的地址栏在每个时钟周期
突发存取。
1
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
好处
59 ％的空间节省
减少了部件数量
减少I / O数量
40 ％的I / O减少
减少布线长度，以更低的寄生
电容
内存控制器/ PCI无缝连接
桥
适用于喜可靠性的应用
层压板插最佳匹配TCE
*本产品如有变更，恕不另行通知。
**可用的只有商业和工业温度。
2005年1月
第1版
怀特电子设计
WEDPN16M72VR-XB2X
图1 - 引脚配置
顶视图
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
DQ
1
2
DQ
0
3
DQ
14
4
DQ
15
5
V
SS
6
V
SS
7
A
9
8
A
10
9 10 11 12 13 14 15 16
A
11
A
8
V
CC
V
CC
DQ
16
DQ
17
DQ
31
V
SS
DQ
2
DQ
12
DQ
13
V
SS
V
SS
A
0
A
7
A
6
A
1
V
CC
V
CC
DQ
18
DQ
19
DQ
29
DQ
30
DQ
3
DQ
4
DQ
10
DQ
11
V
CC
V
CC
A
2
A
5
A
4
A
3
V
SS
V
SS
DQ
20
DQ
21
DQ
27
DQ
28
DQ
6
DQ
5
DQ
8
DQ
9
V
CC
V
CC
A
12
DNU
DNU
DNU
V
SS
V
SS
DQ
22
DQ
23
DQ
26
DQ
25
DQ
7
DQMB0
V
CC
DQMB1
NC
NC
NC
BA
0
BA
1
NC
NC
NC
DQMB2
V
SS
NC
DQ
24
CAS ＃
WE＃
V
CC
CLK
0
NC
NC
OE ＃
V
SS
DQMB3
CLK
1
CS
0
#
RAS ＃
V
CC
CKE
NC
NC
CS
1
#
V
SS
NC
LE ＃
V
SS
V
SS
V
CC
V
CC
V
SS
V
CC
V
SS
VSS
V
CC
V
CC
V
SS
V
SS
V
CC
V
CC
V
SS
V
CC
V
SS
V
SS
V
CC
V
CC
NC
NC
V
CC
NC
NC
NC
NC
V
SS
NC
DNU *
NC
NC
V
CC
NC
NC
NC
CLK
2
V
SS
NC
NC
DQ
56
DQMB7
V
CC
NC
DQMB6
NC
DQMB9
NC
NC
NC
NC
NC
DQMB5
V
SS
DQMB4
DQ
39
DQ
57
DQ
58
DQ
55
DQ
54
NC
NC
DQ
73
DQ
72
DQ
71
DQ
70
DQMB8
NC
DQ
41
DQ
40
DQ
37
DQ
38
DQ
60
DQ
59
DQ
53
DQ
52
V
SS
V
SS
DQ
75
DQ
74
DQ
69
DQ
68
V
CC
V
CC
DQ
43
DQ
42
DQ
36
DQ
35
DQ
62
DQ
61
DQ
51
DQ
50
V
CC
V
CC
DQ
77
DQ
76
DQ
67
DQ
66
V
SS
V
SS
DQ
45
DQ
44
DQ
34
DQ
33
VSS
DQ
63
DQ
49
DQ
48
V
CC
V
CC
DQ
79
DQ
78
DQ
65
DQ
64
V
SS
V
SS
DQ
47
DQ
46
DQ
32
V
CC
注： DNU =不使用;为未来升级悬空。
NC =没有内部连接。
DNU *引脚K16是可选CS2 ＃引脚排列（ CS ＃ U4 ）的保留。联系厂家了解情况。
2005年1月
第1版
2
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
WEDPN16M72VR-XB2X
图2 FUNCTIONALIN框图
WE
B
#
RAS
B
#
CAS
B
#
WE＃ RAS ＃ CAS ＃
A
0-12
DQ
0
BA
0-1
CLK
0
CKE
B
CS
0B
#
DQMB
0B
DQMB
1B
CLK
CKE
CS ＃
DQML
DQMH
DQ
0
U0
DQ
15
DQ
15
74ALVC16334
A
0-12
BA
0-
BA
1
WE＃ RAS ＃ CAS ＃
A
0-12
BA
0-1
DQ
0
DQ
16
U5
CLK
2
OE ＃
LE ＃
CLK
OE ＃
LE ＃
CLK
0
CKE
B
CS
1B
#
DQMB
2B
DQMB
3B
CLK
CKE
CS ＃
DQML
DQMH
U1
DQ
15
DQ
31
DQMB
0-9
WE＃
CKE
RAS ＃
CAS ＃
CS
0-1
#
74ALVC16334
DQMB
0B-9B
WE
B
#
CKE
B
RAS
B
#
CAS
B
#
CS
0B-1B
#
WE＃ RAS ＃ CAS ＃
A
0-12
BA
0-1
CLK
1
CKE
B
CS
0B
#
DQMB
4B
DQMB
5B
CLK
CKE
CS ＃
DQML
DQMH
DQ
0
DQ
32
U6
CLK
OE ＃
LE ＃
U2
DQ
15
DQ
47
WE＃ RAS ＃ CAS ＃
A
0-12
DQ
0
BA
0-1
CLK
1
CKE
B
CS
1B
#
DQMB
6B
DQMB
7B
CLK
CKE
CS ＃
DQML
DQMH
DQ
48
U3
DQ
15
DQ
63
WE＃ RAS ＃ CAS ＃
A
0-12
BA
0-1
CLK
0
CKE
B
CS
0B
#
DQMB
8B
DQMB
9B
CLK
CKE
CS ＃
DQML
DQMH
DQ
0
DQ
64
U4
DQ
15
DQ
79
2005年1月
第1版
3
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
功能说明
读取和写入访问到SDRAM是突发式;
存取开始在一个选定的位置，并继续进行
在编程位置的设定的号码
序列。访问开始时的注册
ACTIVE命令，然后接着是读或
写命令。地址位重合注册
与ACTIVE命令用于选择银行
和被访问的行（ BA0和BA1选择银行，
A0-12选择行） 。注册地址位（ A0-8 ）
一致的READ或WRITE命令用于
选择突发存取的起始列位置。
之前的正常运行中，SDRAM必须被初始化。
以下各节提供详细信息
包括设备初始化，注册德网络定义，命令
描述和设备操作。
WEDPN16M72VR-XB2X
图3.模式寄存器通过LOAD编程
模式寄存器命令，并会保留存储
信息，直到它再次被编程或设备
断电。
模式寄存器的位M0 -M2指定突发长度， M3
特定网络连接的ES脉冲串的类型（顺序或交织） ，M4 M6
指定CAS延迟， M7和M8指定经营
模式下， M9特定网络上课的写突发模式， M10和
M11是为将来使用而保留的。地址A12 （ M12 ）是
理解过程把网络定义，但装载的过程中应该被拉低
模式寄存器。
当所有银行都可以通过模式寄存器必须加载
空闲，并且控制器必须等待的特定网络连接编辑时间之前
发起的后续操作。违反任一这些
要求将导致unspeci网络编辑操作。
突发长度
读取和写入访问到SDRAM中被爆为导向，
与脉冲串长度是可编程的，如图
在图3的脉冲串长度决定的最大
柱的位置的数目可以为一个被访问
给读或写命令。的脉冲串长度的1 ，2，4
或8位置可用于这两个顺序和
交错突发类型，以及一个全页突发可用
对于连续型。整版脉冲串被使用于
与BURST TERMINATE一道命令
产生任意的突发长度。
保留国家不应该使用，因为未知的操作
或不符合将来的版本可能会导致。
当发出一个读或写命令，块
列等于脉冲串长度被有效地选择。
所有的突发起飞的地方访问这个块中，
这意味着将爆裂，如果一个块内包装
边界为止。该块由唯一地选
A1-8当突发长度被设置为2 ;通过A2-8时
突发长度设置为4 ;并通过A3-8当突发
长度设置为8 。剩下的（至少显着的）
地址位（或多个） （是），用于选择的起始位置
内的块。整版阵阵如果页面内包装
的边界为止。
初始化
SDRAM的必须启动并在prede网络斯内德初始化
方式。比那些特定网络编辑等业务程序
可能会造成理解过程把网络斯内德操作。一旦通电
到V
CC
和V
CCQ
（同时）和时钟稳定
（稳定的时钟是德网络定义为内部定时信号自行车
为时钟引脚指定的约束） ， SDRAM的
需要100μs的延迟之前发出任何命令
不是一个命令抑制或一个NOP等。起价
在这方面的一些点100μs的周期和持续的
至少经过这一时期结束时，命令INHIBIT
或NOP指令应适用。
一旦100μs的延迟已经SATIS网络版，至少
一个命令抑制或NOP命令已
施加一个预充电命令应该被应用。所有
银行必须进行预充电，从而将器件置于
在所有银行闲置状态。
一旦处于闲置状态，两个自动刷新周期
必须执行。之后自动刷新周期
齐全， SDRAM准备模式寄存器
编程。由于该模式的寄存器将启动
在一个未知的状态下，它应该被施加之前加载
任何作战指挥。
注册德网络nition
模式寄存器
该模式寄存器用来对网络NE的特定连接的C模式
的SDRAM的操作。这种去连接nition包括
选择素 - 灰一个突发长度，突发类型， CAS延迟时间，
的操作模式和写突发模式，如图
2005年1月
第1版
4
突发类型
一个给定的脉冲串内的访问可以被编程为
无论是连续或交错;这被称为
突发类型和通过比特M3被选中。
存取的脉冲串内的顺序由下式确定
突发长度，突发类型和起始列
地址，如表1所示。
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
图3 - 模式寄存器定义
BURST
长
A
12
A
11
A
10
A
9
A
8
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
地址总线
WEDPN16M72VR-XB2X
表1 - 爆定义
起始列
地址
A0
0
1
A0
0
1
0
1
A0
0
1
0
1
0
1
0
1
访问顺序的内爆
类型=顺序
0-1
1-0
0-1-2-3
1-2-3-0
2-3-0-1
3-0-1-2
0-1-2-3-4-5-6-7
1-2-3-4-5-6-7-0
2-3-4-5-6-7-0-1
3-4-5-6-7-0-1-2
4-5-6-7-0-1-2-3
5-6-7-0-1-2-3-4
6-7-0-1-2-3-4-5
7-0-1-2-3-4-5-6
CN ，CN + 1 ，道道通+ 2
道道通+ 3 ，道道通+ 4 ...
... CN - 1 ，
道道通...
类型=交错
0-1
1-0
0-1-2-3
1-0-3-2
2-3-0-1
3-2-1-0
0-1-2-3-4-5-6-7
1-0-3-2-5-4-7-6
2-3-0-1-6-7-4-5
3-2-1-0-7-6-5-4
4-5-6-7-0-1-2-3
5-4-7-6-1-0-3-2
6-7-4-5-2-3-0-1
7-6-5-4-3-2-1-0
不支持
2
模式寄存器（ MX）
未使用的保留* WB运算模式
CAS延迟
BT
突发长度
*如果编程
M12, M11, M10 = 0, 0, 0
为确保兼容性
未来的设备。
M2 M1M0
0
0
0
0
1
1
1
1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
1
2
4
8
突发长度
M3 = 0
M3 = 1
1
2
4
8
版权所有
版权所有
版权所有
版权所有
4
版权所有
版权所有
版权所有
整页
8
M3
0
1
突发类型
顺序
交错
M6 M5 M4
0
0
0
0
1
1
1
1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
CAS延迟
版权所有
版权所有
2
3
版权所有
版权所有
版权所有
版权所有
满
页面
(y)
A1
0
0
1
1
A2
A1
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
N = A0-9 / 8/7
（位置0 -Y ）
M8
0
-
M7
0
-
M6-M0
定义
-
经营模式
标准工作
所有其他国家保留
M9
0
1
写突发模式
编程的突发长度
访问单一位置
注意事项：
1.对于整版访问：Y = 512 。
2.两个突发长度， A1-8选择块的两突发; A0选择起点
块内的列。
3.四的突发长度， A2-8选择块的四连拍; A0-1选择出发
块内的列。
4.八的突发长度， A3-8选择块的八个突发; A0-2选择
起始块内列。
5.对于全页突发，全行被选中， A0-8选择起始列。
6.每当给定序列内到达该块的边界之上，所述
以下访问块内包装。
7.一个的脉冲串长度， A0-8选择唯一的列将被访问，并且模式
寄存器位M3被忽略。
2005年1月
第1版
5
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
QQ：2881677436 复制
