www.vkic.com
维肯电子
½主接口为8½并口时，为CS(片选)功½引脚： ½电平有效
VK3362
SPI/I IC/ UART /8½并行总线接口
½工½电压
4通道16级FIFO的UART
MRX /
SCLK /
SCL /
WR
TR /
SDIN /
IA0/
RD
4
I
½主接口为UART时，为MRX(主口UART接收)功½引脚；
½主接口为SPI时，为SCLK(SPI 时钟输入)功½引脚；
½主接口为IIC时，为SCL（IIC时钟输入）功½引脚；
½主接口为8½并口时，为WR(写信号)功½引脚:½电平有效
½主接口为UART时，为TR(½义字符传输)功½引脚：
TR=1
选择有½义字符的串口扩展工½模式；
TR=0
选择没有½义字符的串口扩展工½模式；
½主接口为SPI时，为SDIN(SPI数据输入)功½引脚；
½主接口为IIC时，为IA0（IIC的½地址）功½引脚：
½主接口为8½并口时，为RD(读信号)功½引脚，½电平有效
½主接口为UART时，为MTX(主口UART发送)功½引脚；
½主接口为SPI时，为SDOUT(SPI数据输出)功½引脚；
½主接口为IIC时，为SDA（IIC数据）功½引脚
½主接口为8½并口时，为A0(数据地址选择)功½引脚；
A0=0
写寄存器地址
A0=1
写寄存器数据
½主接口为8½并口时，为具有3态输出的8½数据线。用来实现VK3362与
CPUのイニシャライズを行っている状态です。
½主接口为SPI,IIC或UART时，该数据总线为高阻态。同时也可以为GPIO
½用。
子串口1½4的请求发送信号(Request
To Send),½电平有效.
½RTSx=0时，表明VK3362的相应子串口接收已准备就绪，请求与其相连
的MODEM或数据UART发送数据。RTS可以通过子串口状态寄存器进行设½。
½子串口工½在自动流量控制模式下时，RTS通过自动流量控制逻辑控
制控制数据收发。
½子串口工½在RS-485自动收发模式下，该引脚用于控制RS-485数据
的自动收发½换。
子串口1½4的清除发送信号(Clear
To Send),½电平有效.
½CTSx=0时,表明MODEM或者数据UART已经准备½接收VK3362相应的子串
口发送数据，可以通过读取子串口状态寄存器读取CTS的相应状态。
½子串口工½在自动流量控制模式下时，
CTS通过自动流量控制逻辑控
制控制数据收发。
子通道串口串行数据输入。
RX
将所连数据UART的串行数据输入VK3362的相应管脚。
子通道串口串行数据输出。
TX
将串行数据输出到与其连接的器件引脚。
硬件复½引脚，½电平复½有效
中断输出信号，½电平有效。建议外接上拉电阻，典型取值5.1K
电源
2.5V½5.5V工½范围
地
晶振输入； ½CLKSEL=0时，外部晶振连接到该引脚和OSCO引脚构成一个
晶½振荡电路。
维肯电子
2006年
发布 版权所有
5
I
MTX /
SDOUT /
SDA /
A0
6
I
D7½D0/ 7½
GPIO7½ 14
GPIO0
RTS1
RTS2
24
20
I / O
O
CTS1
CTS2
21
17
I
RX1
RX2
TX1
TX2
RST
IRQ
VCC
GND
OSCI
23
19
22
18
15
16
35
28
27
I
O
I
O
-
-
I
维肯
01/2007
VK3362数据手册
Ver0.1
5 31
QQ：2880707522 复制
