VIS
概观
初步
VG4632321A
524,288x32x2-Bit
CMOS同步图形RAM
该VG4632321A SGRAM是包含32M位的高速CMOS同步图形RAM 。这是
内部配置为双512K ×32 DRAM具有同步接口（所有信号被登记在
该时钟信号的上升沿时，CLK ） 。每一个512K ×32位的银行的组织为2048行，256
列由32位。读取和写入访问的SGRAM是突发式;存取开始以选定
位置和持续的编程序列位置的设定的号码。访问开始
有BankActivate命令，然后接着是读或写命令的登记。
该VG4632321A提供可编程的读或写的1突发长度，2，4 ，8，或整页，以
突发终止选项。一种自动预充电功能可被使能，以提供一个自定时行预充电
被引发的脉冲串序列的末端。刷新功能，自动或自刷新容易
以使用。此外，它具有每比特的写入和掩蔽块写入功能。
通过具有可编程的模式寄存器和专用模式寄存器，系统可以选择最佳的
合适的模式，以最大限度地发挥其性能。这些器件非常适合于要求高的应用
存储器带宽，并且当与特殊的图形组合功能导致设备特别好地
适用于高性能的图形应用程序。
引脚配置（顶视图）
DQ29
V
SSQ
DQ30
DQ31
V
SS
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
V
DD
DQ0
DQ1
V
SSQ
DQ2
特点
DQ3
V
DDQ
DQ4
DQ5
V
SSQ
DQ6
DQ7
V
DDQ
DQ16
DQ17
V
SSQ
DQ18
DQ19
V
DDQ
V
DD
V
SS
DQ20
DQ21
V
SSQ
DQ22
DQ23
V
DDQ
DQM0
DQM2
WE
CAS
RAS
CS
BS
A9
1
2
3
4
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
81
82
83
84
从时钟的快速存取时间： 4.5 / 5 / 5.5 / 6 / 7ns的
快速的时钟频率： 222 /200 / 166分之183 / 143MHz下
完全同步操作
内部流水线结构
双内置银行（ 512K ×32位× 2行）
可编程模式和特殊模式寄存器
- CAS延迟： 1 ， 2 ，或3
- 突发长度： 1 ， 2 ， 4 ， 8 ，或整页
- 突发类型：交错式或线性爆裂
- 突发读单写
- 加载彩色或屏蔽寄存器
突发停止功能
通过DQM0-3控制单个字节
块写，写每比特的能力
自动刷新和自刷新
2048刷新周期/ 32ms的
+ 3.3V单
±
0.3V
电源
接口： LVTTL
JEDEC 100 - pin塑料QFP封装
80
79
78
77
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
DQ28
V
DDQ
DQ27
DQ26
V
SSQ
DQ25
DQ24
V
DDQ
DQ15
DQ14
V
SSQ
DQ13
DQ12
V
DDQ
V
SS
V
DD
DQ11
DQ10
V
SSQ
DQ9
DQ8
V
DDQ
NC
DQM3
DQM1
CLK
CKE
DSF
NC
A8/AP
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
50
49
48
47
A7
A6
A5
A4
V
SS
A10
NC
NC
NC
NC
NC
NC
NC
NC
NC
V
DD
A3
A2
A1
A0
关键的特定连接的阳离子
VG4632321A
t
CK
t
RAS
t
AC
t
RC
时钟周期时间（min 。 ）
行活动时间（分钟）
存取时间从CLK （最大）
行周期时间（min 。 ）
-4.5/-5/-5.5/-6/-7
4.5 / 5 / 5.5 / 6/7 NS
40/40/40/42/42 NS
4 / 4.5 / 5 / 5.5 / 6纳秒
55分之55 / 56.5 /六十二分之六十零纳秒
文件：
Rev.1
第1页
VIS
引脚编号符号
BER
55
CLK
类型描述
初步
VG4632321A
524,288x32x2-Bit
CMOS同步图形RAM
表1示出的细节，针数，符号，类型和描述。
VG4632321A表1.引脚说明
输入
时钟：
CLK是系统时钟驱动。所有SGRAM输入信号进行采样的
CLK的上升沿。 CLK也递增内部突发计数器和
控制输出寄存器。
输入
时钟使能：
CKE激活（ HIGH）和停用（ LOW ） CLK信号。如果CKE
去与时钟同步较低（的建立和保持时间同其他投入） ，在
内部时钟从下一个时钟周期和输出的状态，暂停和
只要所述CKE保持低电平脉冲串地址被冻结。当两个银行在
空闲状态，停用时钟控制进入掉电和自
刷新模式。 CKE是同步的，除了芯片进入掉电后
和自刷新模式，其中CKE ，直到退出后变成异步
同样的模式。在掉电输入缓冲器，包括CLK ，被禁用
和自刷新模式提供低待机功耗。
输入
银行选择：
BS定义了该银行的BankActivate ，读，写，或世行
预充电命令被应用。 BS还用来编程的第10位
模式和特殊模式寄存器。
输入
地址输入：
A0 - A10是在BankActivate指令周期内采样（行
地址A0 - A10）和读/写命令（列地址A0 -A7与A8
定义自动预充电），选择一个位置了512K的可用
各银行。在一个预充电命令，A8被采样以确定两个
银行将被预充电（ A8 =高） 。地址输入还提供了
一个模式寄存器设置或特殊模式寄存器设置命令在操作码。
输入
片选：
CS使（采样为低电平）和禁用（采样为高电平）的
命令解码器。当CS被采样到高的所有命令被屏蔽。 CS
提供了在与多家银行系统外的银行选择。这是
的命令代码组成部分。
输入
行地址选通：
RAS信号限定在所述操作指令
与CAS和WE信号相结合，并锁定在正边缘
CLK 。当RAS和CS被认定， “低”和CAS被认定为“高” ，无论是
在BankActivate命令或预充电命令被选中的WE
信号。当WE被置为“高”的BankActivate命令被选中
和由BS指定的银行接通时为有效状态。当WE为
置"LOW" ，所述预充电命令被选择和存储体指定由
BS被预充电操作之后，切换到空闲状态。
输入
列地址选通：
CAS信号限定在所述操作指令
与RAS和WE信号相结合，并且它被锁在的正边缘
CLK 。当RAS保持“高”和CS被置为“低”时，列存取是
由中科院主张“低”开始。然后，读或写命令被选中
我们主张“低”或“高” 。
输入
写使能：
WE信号限定与配合操作命令
在RAS和CAS信号，并且它被锁在CLK的上升沿。在WE
输入用于选择BankActivate或预充电命令和读取或写入
命令。
输入
定义特殊功能：
该DSF信号限定在所述操作指令
与RAS和CAS和WE信号相结合，并且它被锁在正
CLK的边缘。该DSF输入用于选择屏蔽写禁止/使能
命令和块写命令，并特别模式寄存器设置循环。
54
CKE
29
BS
30-34,
45,47-51
A0-A10
28
CS
27
RAS
26
CAS
25
WE
53
DSF
文件：
Rev.1
第3页
VIS
23,56,24,
57
DQM0-
DQM3
97,98,100,
1,3,4,6,7,
60,61,63,
64,68,69,
71,72,9,
10,12,13,
17,18,20,
21,74,75,
77, 78,80,
81, 83, 84
30,36-45,
52,58,
86-95
2,8,14,22,
59,67,73,
79
5,11,19,
62,70,76,
82,99
15,35,65,
96
16,46,66,
85
DQ0-
DQ31
初步
VG4632321A
524,288x32x2-Bit
CMOS同步图形RAM
输入
数据输入/输出面膜：
DQM0 - DQM3是字节具体的，非持久的I / O缓冲区
控制。在I / O缓冲区被放置在一个高阻抗状态，当DQM采样为高电平。
当DQM是在写周期采样到高电平的输入数据被屏蔽。输出数据
被屏蔽（双时钟延迟）时， DQM是在一个读周期采样为高。
DQM3口罩DQ31 - DQ24 ， DQM2口罩DQ23 - DQ16 ， DQM1口罩DQ15 - DQ8 ，
和DQM0口罩DQ7 - DQ0 。
输入/
数据I / O ：
该DQ0-31的输入和输出数据与正同步
CLK的输出边缘。在I / O是字节屏蔽期间读取和写入。 DQS的还
作为列/字节掩码输入过程中块写操作。
NC
-
无连接：
这些引脚悬空。
V
DDQ
供应
DQ功率：
提供隔离电源的DQ为提高抗干扰能力。
V
SSQ
供应
DQ地：
提供隔离地面的DQ为提高抗干扰能力。
V
DD
V
SS
供应
电源：
+3.3V
供应
地
±
0.3V
文件：
Rev.1
第4页
VIS
操作模式
命令
状态
初步
VG4632321A
524,288x32x2-Bit
CMOS同步图形RAM
完全同步操作执行到锁存命令在CLK的上升沿。表2
示出了用于该操作的命令的真值表。
表2.真值表（注（1 ），（ 2））的
CKEN - 1 CKEN DQM
(7)
BS
A8
A0-7
A9,
A10
V
V
X
X
V
V
V
V
V
V
V
V
X
X
X
X
X
X
CS
RAS CAS
WE
DSF
BankActivate &蒙面写禁止
BankActivate &蒙面写使能
BankPrecharge
PrechargeAll
写
块写命令
写和AutoPrecharge
块写入和AutoPrecharge
读
阅读和AutoPrecharge
模式寄存器设置
特殊模式寄存器设置
无操作
突发停止
设备取消
自动刷新
SelfRefresh入口
SelfRefresh退出
空闲
(3)
空闲
(3)
任何
任何
活跃
(3)
活跃
(3)
活跃
(3)
活跃
(3)
活跃
(3)
活跃
(3)
空闲
空闲
(5)
任何
活跃
(4)
任何
空闲
空闲
空闲
（ SelfRefresh ）
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
H
L
H
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
V
V
V
X
V
V
V
V
V
V
V
X
X
X
X
X
X
X
V
V
L
H
L
L
H
H
L
H
L
X
X
X
X
X
X
X
L
L
L
L
L
L
L
L
L
L
L
L
L
L
H
L
L
H
L
L
L
L
L
H
H
H
H
H
H
L
L
H
H
X
L
L
X
H
X
X
H
X
X
H
X
X
H
H
H
H
L
L
L
L
L
L
L
L
H
H
X
L
L
X
H
X
X
H
X
X
H
X
X
H
H
L
L
L
L
L
L
H
H
L
L
H
L
X
H
H
X
H
X
X
H
X
X
H
X
X
L
H
L
L
L
H
L
H
L
L
L
H
X
L
X
L
L
X
X
X
X
L
X
X
L
X
X
时钟挂起模式进入
掉电模式进入
活跃
任何
(6)
活跃
任何
（电源 -
下）
活跃
活跃
H
H
L
L
X
X
X
X
X
X
X
X
X
H
L
时钟挂起模式退出
掉电模式退出
L
L
H
H
X
X
X
X
X
X
X
X
X
H
L
数据写入/输出使能
数据写入/输出禁止
H
H
X
X
L
H
X
X
X
X
X
X
X
X
注：1， V =有效的x =无关L =低电平H =高电平
2. CKEN信号提供命令时，输入电平。
CKEN -1信号被输入一个级别时钟周期中提供的命令之前。
3.这是由BS信号指定银行的状态。
4.设备状态为1 ，2，4 ，8，和全页突发操作。
5.特别模式寄存器设置也行活动状态可用。
6.省电模式可在没有突发的操作项。
当这个命令，在突发周期断言，设备状态时钟挂起模式。
7. DQM0-3
文件：
Rev.1
第5页
QQ：2881677436 复制
