茂矽
V54C3128804VAT
高性能133分之143 / 125MHz的
3.3伏16M ×8的同步DRAM
4银行X的4Mbit ×8
初步
7PC
系统频率（F
CK
)
时钟周期时间（T
CK3
)
时钟存取时间（t
AC3
） CAS延时= 3
时钟存取时间（t
AC2
） CAS延时= 2
143兆赫
7纳秒
5.4纳秒
5.4纳秒
7
143兆赫
7纳秒
5.4纳秒
6纳秒
8PC
125兆赫
8纳秒
6纳秒
6纳秒
I
4银行X的4Mbit ×8的组织
I
高速数据传输速率高达143 MHz的
I
全同步动态RAM ，所有的信号
参考时钟的上升沿
I
单脉冲RAS接口
I
数据掩码为读/写控制
I
由BA0 & BA1控制四家银行
I
可编程CAS延时： 2,3
I
可编程的缠绕顺序：顺序或
交错
I
可编程突发长度：
1，2， 4，8和顺序类型
1，2， 4，8为交错型
I
多个突发读取与单写操作
I
自动和控制预充电命令
I
随机列地址每CLK （ 1 -N规则）
I
掉电模式
I
自动刷新和自刷新
I
刷新间隔： 4096次/ 64毫秒
I
可提供54引脚400密耳的TSOP -II
I
LVTTL接口
I
+ 3.3V单
±
0.3 V电源
特点
描述
该V54C3128804VAT是四银行同步的
被划分为4银行知性DRAM X的4Mbit X 8
V54C3128804VAT实现高速数据传输
FER速率高达143 MHz的采用芯片架构设计师用手工
tecture该预取多个比特，然后
的输出数据同步到系统时钟
所有的控制，地址，数据输入和输出的
电路用的正边缘同步
外部提供的时钟。
操作四个存储体中跨
时尚阔叶允许随机访问操作
发生在更高的速率比用标准
DRAM的。最多的连续和无缝数据速率
143兆赫可以根据突发长度，
CAS延迟和设备的速度等级。
设备使用图
操作
温度
范围
0
°
C至70
°
C
包装外形
T
访问时间（纳秒）
7PC
动力
标准。
7
8PC
L
温度
标志
空白
V54C3128804VAT 1.4修订版2000年11月
1
茂矽
V 54
泽尔 - 华智
制成的
SYCHRONOUS
DRAM家庭
C = CMOS工艺
3.3V ， LVTTL ， INTERFACE
设备
数
V54C3128804VAT
C
31
28804
V
A
T
速度
PWR 。
7纳秒
8纳秒
BLANK （ STANDARD）
T = TSOP - II
A = A版
V = LVTTL
PKG
描述
TSOP -II
PKG 。
T
引脚数
54
4银行X的4Mbit ×8 （ 4K刷新）
54引脚塑料TSOP -II
引脚配置
顶视图
V
CC
I / O
1
V
CCQ
NC
I / O
2
V
SSQ
NC
I / O
3
V
CCQ
NC
I / O
4
V
SSQ
NC
V
CC
NC
WE
CAS
RAS
CS
BA0
BA1
A
10
A
0
A
1
A
2
A
3
V
CC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
引脚名称
CLK
CKE
时钟输入
时钟使能
芯片选择
行地址选通
列地址选通
写使能
地址输入
BANK SELECT
数据输入/输出
数据屏蔽
电源（ + 3.3V ）
地
电源的I / O （ + 3.3V ）
地面的I / O
没有连接
V
SS
I / O
8
V
SSQ
NC
I / O
7
V
CCQ
NC
I / O
6
V
SSQ
NC
I / O
5
V
CCQ
NC
V
SS
NC
DQM
CLK
CKE
NC
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
CS
RAS
CAS
WE
A
0
–A
11
BA0 ， BA1
I / O
1
-I / O
8
DQM
V
CC
V
SS
V
CCQ
V
SSQ
NC
V54C3128804VAT 1.4修订版2000年11月
2
茂矽
电容*
T
A
= 0至70
°
C，V
CC
= 3.3 V
±
0.3 V ， F = 1兆赫
符号参数
C
I1
C
I2
C
IO
C
CLK
输入电容（A0至A11）的
输入电容
RAS ， CAS，WE ， CS ， CLK ， CKE ， DQM
输出电容（ I / O）
输入电容（ CLK ）
V54C3128804VAT
绝对最大额定值*
MAX 。 UNIT
3.8
3.8
pF
pF
工作温度范围.................. 0 70
°
C
存储温度范围................- 55 150
°
C
输入/输出电压.................. -0.3 （V
CC
+0.3) V
电源电压.......................... -0.3 4.6 V
功耗.............................................. 1 W
数据输出电流（短路） ....................... 50毫安
*注意：
注意，超出上述绝对最大的“上市
“，可能导致设备的永久损坏。
暴露在绝对最大额定值条件下，
长时间可能会影响器件的可靠性。
6
3.5
pF
pF
*
注意：
电容进行采样，而不是100 ％测试。
框图
列地址
A0 - A9 ， AP ， BA0 ， BA1
行地址
A0 - A11 ， BA0 ， BA1
列地址
计数器
列地址
卜FF器
行地址
卜FF器
刷新计数器
行解码器
存储阵列
列解码器
感扩增fi er &我（O ）总线
行解码器
存储阵列
列解码器
感扩增fi er &我（O ）总线
行解码器
存储阵列
2银行
行解码器
存储阵列
3银行
BANK 0
银行1
4096 x 1024
×8位
4096 x 1024
×8位
列解码器
感扩增fi er &我（O ）总线
4096 x 1024
×8位
列解码器
感扩增fi er &我（O ）总线
4096 x 1024
×8位
输入缓冲器
输出缓冲器
控制逻辑&定时发生器
I / O
1
-I / O
8
CKE
RAS
CAS
WE
CS
DQM
CLK
V54C3128804VAT 1.4修订版2000年11月
3
茂矽
信号引脚说明
针
CLK
V54C3128804VAT
TYPE
输入
信号
脉冲
极性
积极
EDGE
功能
系统时钟输入。所有的SDRAM的输入的采样上的上升沿
时钟。
CKE
输入
水平
高电平有效激活CLK信号为高电平时，并停用CLK信号为低电平时，使
启动或者掉电模式或自刷新模式。
低电平有效CS使指令译码器时低，禁用命令解码器时，
高。当指令译码器被禁用，新的命令将被忽略，但以前
行动仍在继续。
活性低时采样时钟， CAS ， RAS的正上升沿和WE定义
命令由SDRAM中执行。
—
在一个银行激活指令周期， A0 -A11定义的行地址（ RA0 - RA11 ）
当在时钟上升沿采样。
在读或写命令周期中， A0 -一个定义的列地址（ CA0 -CAN）
当在时钟的上升沿采样edge.CAn取决于从SDRAM组织：
16M ×8 SDRAM CA0 - CA9 。
除了列地址，A10 （= AP）用于调用autoprecharge操作
在脉冲串的末端的读或写周期。如果A10的高， autoprecharge被选择并
BA0 ， BA1定义了预充电银行。如果A10为低， autoprecharge被禁用。
在一个预充电命令周期，A10 （= AP）功能结合使用BA0和BA1
到哪家银行（ S）控制预充电。如果A10很高，所有四家银行将BA0和BA1是
用哪家银行定义为预充电。
CS
输入
脉冲
RAS ， CAS
WE
A0 - A11
输入
脉冲
输入
水平
BA0,
BA1
DQX
输入
水平
—
选择哪家银行是活跃。
输入
产量
输入
水平
—
数据输入/输出引脚以相同的方式进行操作在常规的DRAM 。
DQM
脉冲
高电平有效的数据输入/输出的掩码会将DQ缓冲区处于高阻抗状态时SAM-
为高电平。在读模式， DQM有两个时钟周期的延迟和控制输出
缓冲器等的输出使能。在写模式， DQM具有零延迟，并作为
要写入的允许输入数据的单词的掩模，如果它是低，但块的写操作
如果DQM高。
一个DQM输入存在于x4和x8的DRAM 。
电源和地的输入缓冲器和核心逻辑。
VCC ， VSS供应
VCCQ
VSSQ
供应
—
—
对于输出缓冲隔离电源和接地，以提供改进的噪音
免疫力。
V54C3128804VAT 1.4修订版2000年11月
4
茂矽
操作定义
V54C3128804VAT
所有的SDRAM的操作是由控制信号的状态的CS ，RAS， CAS，WE和DQM的定义
在时钟的正边缘。下面的列表显示了thruth表的操作命令。
手术
行激活
读
读W / Autoprecharge
写
与Autoprecharge写
行预充电
全部预充电
模式寄存器设置
无操作
设备取消
自动刷新
自刷新进入
自刷新退出
设备
状态
空闲
3
活跃
3
活跃
3
活跃
3
活跃
3
任何
任何
空闲
任何
任何
空闲
空闲
空闲
（自REFR ）。
空闲
活跃
5
任何
（电源
下）
活跃
活跃
CKE
n-1
H
H
H
H
H
H
H
H
H
H
H
H
CKE
n
X
X
X
X
X
X
X
X
X
X
H
L
CS
L
L
L
L
L
L
L
L
L
H
L
L
H
RAS
L
H
H
H
H
L
L
L
H
X
L
L
X
H
X
H
X
H
X
X
CAS
H
L
L
L
L
H
H
L
H
X
L
L
X
H
X
H
X
H
X
X
WE
H
H
H
L
L
L
L
L
H
X
H
H
X
X
X
X
X
L
X
X
DQM
X
X
X
X
X
X
X
X
X
X
X
X
A0-9,
A11
V
V
V
V
V
X
X
V
X
X
X
X
A10
V
L
H
L
H
L
H
V
X
X
X
X
BS0
BS1
V
V
V
V
V
V
X
V
X
X
X
X
L
H
L
H
X
X
X
X
断电进入
H
L
L
H
X
X
X
X
掉电退出
L
H
L
X
X
X
X
X
X
数据写入/输出使能
数据写入/输出禁止
H
H
X
X
L
H
X
X
X
X
X
X
注意事项：
1， V =有效，X =无关， L =低电平，H =高电平
2. CKEN信号提供命令时，输入电平， CKEN - 1信号输入电平的命令之前，一个时钟
提供。
3.这是由银行指定的BS0 ， BS1的信号状态。
4.省电模式不能在突发周期项。
V54C3128804VAT 1.4修订版2000年11月
5
QQ：2881677436 复制
