茂矽
V436516Z04VTG-75
3.3伏16M ×64高性能
PC133 UNBUFFERED SODIMM
初步
特点
s
采用16M ×8的SDRAM
s
JEDEC标准的144针脚，小外形，双列
直插式内存模块（ SODIMM ）
s
串行存在检测为E
2
舞会
s
完全同步，所有的信号就注册
系统时钟的上升沿，
s
单+ 3.3V （ ± 0.3V ）电源
s
所有器件引脚兼容LVTTL
s
4096刷新周期每64毫秒
s
自刷新模式
s
内部流水线操作;列地址
可以改变每一个系统时钟
s
可编程突发长度： 1，2， 4或8个
s
自动预充电和预充电所有银行通过A10
s
通过DQM数据屏蔽功能
s
模式寄存器编程设置
s
可编程（ CAS延迟： 3个时钟）
描述
该V436516Z04VTG -75内存模块
组织在一个144引脚16777216 ×64位
SODIMM 。在16M ×64的内存模块采用8
茂矽 - 华智16M ×8的SDRAM 。在x64模块
非常适用于高性能计算机的使用
系统中的存储密度和快速增加
访问时间是必需的。
产品型号
V436516Z04VTG-75
速度等级
-75 （ 133兆赫）
CON组fi guration
16M ×64
16M ×8
16M ×8
16M ×8
16M ×8
1
59
61
143
在背面针脚2
背面上的144引脚
2000 V436516Z04VTG - 75修订版1.2月
1
茂矽
引脚配置（正面/背面）
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
前
VSS
VSS
DQ0
DQ32
DQ1
DQ33
DQ2
DQ34
DQ3
DQ35
VDD
VDD
DQ4
DQ36
DQ5
DQ37
DQ6
DQ38
DQ7
DQ39
VSS
VSS
DQMB0
DQMB4
针
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
前
DQMB1
DQMB5
VDD
VDD
A0
A3
A1
A4
A2
A5
VSS
VSS
DQ8
DQ40
DQ9
DQ41
DQ10
DQ42
DQ11
DQ43
VDD
VDD
DQ12
DQ44
针
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
前
DQ13
DQ45
DQ14
DQ46
DQ15
DQ47
VSS
VSS
NC
NC
NC
NC
CLK0
CKE0
VDD
VDD
RAS
CAS
WE
NC
CS0
NC
NC
NC
针
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
后
NC
CLK1
VSS
VSS
NC
NC
NC
NC
VDD
VDD
DQ16
DQ48
DQ17
DQ49
DQ18
DQ50
DQ19
DQ51
VSS
VSS
DQ20
DQ52
DQ21
DQ53
针
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
V436516Z04VTG-75
后
DQ22
DQ54
DQ23
DQ55
VDD
VDD
A6
A7
A8
BA0
VSS
VSS
A9
BA1
A10
A11
VDD
VDD
DQMB2
DQMB6
DQMB3
DQMB7
VSS
VSS
针
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
后
DQ24
DQ56
DQ25
DQ57
DQ26
DQ58
DQ27
DQ59
VDD
VDD
DQ28
DQ60
DQ29
DQ61
DQ30
DQ62
DQ31
DQ63
VSS
VSS
SDA
SCL
VDD
VDD
注意：
1. RAS ， CAS ， WE CASx ， CSX为低电平有效的信号。
引脚名称
A0 A11 ， BA0 ， BA1
DQ0–DQ63
RAS
CAS
WE
CS0
DQMB0–DQMB7
CKE0
CLK0–CLK1
SDA
SCL
VDD
VSS
NC
地址，银行选择
数据输入/输出
行地址选通
列地址选通
写使能
芯片选择
OUTPUT ENABLE
时钟使能
时钟
串行输入/输出
串行时钟
电源
地
无连接（开放）
2000 V436516Z04VTG - 75修订版1.2月
2
茂矽
产品编号信息
V
泽尔 - 华智
制成的
SDRAM
V436516Z04VTG-75
4
3
65
16
Z
0
4
V
T
G
–
75
75 （ 133MHz的）
PC133
金
TSOP
3.3V
宽度
深度
144 PIN UNBUFFERED
SODIMM X8 COMPONENT
LVTTL
4银行
刷新
RATE 4K
框图
CS0
WE
RAS
CAS
DQMB0
DQ0-7
DQM
DQMB4
DQM
U0
DQ32-39
U4
DQMB1
DQ8-15
DQM
DQMB5
DQM
U1
DQ40-47
U5
DQMB2
DQ16-23
DQM
DQMB6
DQM
U2
DQ48-55
U6
DQMB3
DQ24-31
DQM
DQMB7
DQM
U3
DQ56-63
U7
V
DD
V
SS
A0–A11
BA0–BA1
CKE
U0–U7
CK0
U0–U7
10
U0, U4
10
U1, U5
10
U2, U6
CK1
10
U3, U7
SPD
SCL
A0 A1 A2
SDA
U0–U7
2000 V436516Z04VTG - 75修订版1.2月
3
茂矽
串行存在检测信息
串行存在检测存储设备 -
2
PROM - 组装到模块。信息
化有关模块的配置，速度等是
V436516Z04VTG-75
写入电子
2
在模块亲PROM设备
使用串行存在检测duction协议（I
2
C
同步2线总线）
SPD-表75模块：
十六进制值
字节数
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
函数来描述
SPD的字节数
在串行PD总字节
内存类型
行地址的数目（不包括BS比特）
列地址的数目（对于x 8 SDRAM）的
DIMM银行数量
模块数据宽度
模块的数据宽度（续）
模块接口电平
SDRAM的周期时间在CL = 3
从时钟在CL = 3 SDRAM存取时间
DIMM配置（错误的Det /科尔。 ）
刷新率/类型
SDRAM宽度，主
错误检查SDRAM的数据宽度
最小时钟延迟从背靠背随机
列地址
突发长度支持
SDRAM银行数量
支持CAS潜伏期
CS潜伏期
WE潜伏期
SDRAM DIMM模块属性
SDRAM的设备属性：一般
最小时钟周期时间CAS延时= 2
最大数据存取时间从时钟为CL = 2
最小时钟周期时间在CL = 1
最大数据存取时间从时钟在CL = 1
最小行预充电时间
最小行主动向行主动延时T
RRD
最低RAS到CAS延迟时间T.
RCD
最低RAS脉冲宽度t
RAS
SPD项值
128
256
SDRAM
12
10
1
64
0
LVTTL
7.5纳秒
5.4纳秒
无
自刷新， 15.6
s
x8
N / A / X8
t
CCD
= 1 CLK
1 ，2，4 & 8
4
CL = 3
CS延迟= 0
WL = 0
非缓冲/无章。
VCC TOL ±10 ％
不支持
不支持
不支持
不支持
20纳秒
15纳秒
20纳秒
45纳秒
16Mx64
80
08
04
0C
0A
01
40
00
01
75
54
00
80
08
00
01
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
0F
04
04
01
01
00
0E
00
00
00
00
14
0F
14
2D
2000 V436516Z04VTG - 75修订版1.2月
4
茂矽
SPD-表75模块： （续）
V436516Z04VTG-75
十六进制值
字节数
31
32
33
34
35
62-61
62
63
64
65-71
72
73-90
91-92
93
94
95-98
99-125
126
127
128+
函数来描述
模块库密度（每行）
SDRAM的输入建立时间
SDRAM的输入保持时间
SDRAM的数据输入建立时间
SDRAM的数据输入保持时间
超集信息（可能在将来使用）
SPD修订
校验和字节0 - 62
制造商的JEDEC的ID代码
制造商的JEDEC的ID代码（续）
生产地点
模块部件号（ ASCII ）
PCB识别码
装配制造日期（年）
组装生产日期（周）
装配序列号
版权所有
英特尔规范频率
版权所有
未使用的存储位置
SPD项值
128兆字节
1.5纳秒
0.8纳秒
1.5纳秒
0.8纳秒
16Mx64
20
15
08
15
08
00
修订版2
02
1D
茂矽
40
00
1 =美国，2 =台湾
V436516Z04VTG-75
目前PCB版本
二进制编码年（ BCD ）
二进制编码的周（ BCD ）
字节95 = LSB ，字节98 = MSB
00
64
00
00
T
A
= 0
°
C至70
°
℃; V
SS
= 0 V; V
DD
, V
DDQ
= 3.3V
±
0.3V
限值
符号
V
IH
V
IL
V
OH
V
OL
I
I（L）
I
O（ L）
DC特性
参数
输入高电压
输入低电压
输出高电压（I
OUT
= -4.0毫安）
输出低电压（I
OUT
= 4.0 mA）的
输入漏电流，任何输入
（ 0 V < V
IN
< 3.6 V ，所有其它输入= 0V ）
输出漏电流
（ DQ被禁用， 0V < V
OUT
＆ LT ; V
CC
)
分钟。
2.0
–0.5
2.4
—
–10
马克斯。
V
CC
+0.3
0.8
—
0.4
10
单位
V
V
V
V
A
A
–10
10
2000 V436516Z04VTG - 75修订版1.2月
5
QQ：2880707522 复制
