初步数据表
MOS集成电路
μ
PD46128953-X
128M - BIT的CMOS移动指明RAM
4M- WORD 32位
地址/数据复用
扩展温度操作
描述
该
μ
PD46128953 -X是一款高速，低功耗， 134217728位（ 4,194,304字由32位）的CMOS移动
指定的RAM具有同步突发读取和同步突发写入功能。
该
μ
PD46128953 -X实现了高性能与SDR接口，命令和数据输入/输出
同步时钟的上升沿。
该
μ
PD46128953 - X被制成与先进的CMOS技术使用一个晶体管存储单元。
特点
4194304字由32位组织
低电压工作： 1.7 2.0 V（ 1.85
±
0.15 V)
工作环境温度：T已
A
=
25
to
+85
°C
同步突发模式
突发长度
： 8双字（换行）
突发序列
：线性爆
最大时钟频率： 66分之83兆赫
SDR （单倍数据速率）体系结构
每一个时钟周期的一个数据传输
所有的输入/输出与时钟的上升沿同步
写数据屏蔽（DM ），用于写入操作
输出使能： / OE引脚
芯片使能输入： / CE1引脚
待机模式下输入： CE2引脚
待机模式1 ：正常待机状态（存储单元数据保持有效）
待机模式2：与存储单元的数据保持状态的密度是可变的
μ
PD46128953
时钟
频率
兆赫
（ MAX 。 ）
-E12X
-E15X
记
操作
供应
电压
V
1.7 2.0
操作
环境
温度
°C
25
to
+85
60
55
电源电流
在操作毫安
（ MAX 。 ）
在待机状态
μ
A
（ MAX 。 ）
83
66
T.B.D.
记
正在审议
本文档中的信息如有更改，恕不另行通知。使用本文档，请前
证实，这是最新版本。
并非所有的产品和/或型号都向每个国家供应。请与NEC电子签
销售代表查询产品供应及其他信息。
一号文件M17506EJ1V1DS00 （第1版）
发布日期2005年9月CP （ K）
日本印刷
2005
μ
PD46128953-X
引脚配置
下面是包样品引脚配置。
/ xxx表示低电平有效的信号。
127引脚塑料FBGA （ 13.0 X 11.5 ）
顶视图
14
13
12
11
10
9
8
7
6
5
4
3
2
1
AB CD ê F GH J K L MN P
PNM L·K HG F ê DC B A
底部视图
顶视图
A
14
13
12
11
10
9
8
7
6
5
4
3
2
1
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
B
NC
NC
NC
NC
DQ28
DQ29
DQ30
DQ31
NC
NC
V
SS
NC
DQ26
DQ27
NC
NC
/ WE
CLK
DM0
NC
NC
NC
DQ25
NC
NC
NC
CE2
/ ADV
DM1
NC
NC
DM2
DQ24
NC
NC
NC
NC
/等待
NC
NC
NC
DM3
V
DD
NC
NC
NC
NC
NC
NC
NC
NC
V
DD
V
SS
Q
NC
NC
DQ23
NC
A/DQ15
DQ22
V
SS
A/DQ7
A/DQ21
NC
C
D
E
F
G
H
J
K
L
M
N
NC
NC
NC
P
NC
NC
NC
A / DQ20 A / DQ19
A / DQ14 A / DQ18
A/DQ5
NC
A/DQ11
A/DQ2
A/DQ8
NC
NC
A/DQ17
A/DQ16
V
DD
Q
V
SS
Q
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
A / DQ6 A / DQ13 A / DQ12
NC
V
DD
A/DQ1
V
SS
Q
NC
V
SS
A/DQ4
A/DQ3
A/DQ9
/ OE
NC
NC
V
DD
Q
V
DD
Q
A/DQ10
A/DQ0
/CE1
NC
A / DQ0至A / DQ021 ：地址输入，数据输入/输出
DQ22到DQ31
/CE1
CE2
/ WE
/ OE
CLK
/ ADV
：数据输入/输出
：片选输入
：待机模式下输入
：写使能输入
：输出使能输入
：时钟输入
：地址有效
/等待
V
DD
V
SS
V
DD
Q
V
SS
Q
NC
记
：等待输出
：电源
：地面
：电源供应DQ
：接地DQ
：无连接
DM0到DM3 ：写数据屏蔽输入
记
有些信号可以应用，因为该引脚内部没有连接。
备注
请参阅
10.包装图
为索引标记。
初步数据表M17506EJ1V1DS
3
μ
PD46128953-X
引脚功能
(1/2)
符号
A / DQ0至A / DQ21
同步地址输入/数据输入/输出
这些引脚用作地址输入引脚和数据输入/输出引脚。
当它们被用来作为地址输入端子，输入地址被锁在CLK的上升沿。当
地址被锁存后，建立时间和保持时间，必须在CLK的上升沿来满足。
当它们被用作数据输入/输出管脚，输入数据被锁存，在CLK的上升沿。当
数据被输入时，建立时间和保持时间，必须在CLK的上升沿来满足。数据是从输出
这些引脚在CLK的上升沿。
DQ22到DQ31
同步数据的输入/输出。
而A / DQ管脚用作地址输入管脚和数据输入/输出引脚，这些引脚的功能仅作为
数据输入/输出管脚。
输入数据被锁存于CLK的上升沿。当数据输入时，建立时间和保持时间必须
在CLK的上升沿来满足。数据是在CLK的上升沿处输出。
CLK
输入时钟。
地址和控制信号被锁存同步于该信号。
所有的同步输入信号必须满足建立时间和保持时间，在CLK的上升沿。
/ ADV
同步地址有效的输入信号。
地址被锁存在CLK ，而上升沿/ ADV低。当地址被锁存，设置
时间和保持时间，必须满足在CLK的上升沿。
注意：此信号用作一个异步信号，当模式寄存器设置或读取。
/CE1
同步芯片使能输入。
该设备被激活，而/ CE1为低。当输入/ CE1 ，建立时间和保持时间必须是
纳在CLK的上升沿。
备注
这个信号用作一个异步信号，当模式寄存器设置或读取。
CE2
异步掉电模式输入
当该信号由低电平时，器件进入掉电模式状态。
CE2不与时钟同步。它是一个异步信号。
/ OE
同步输出使能输入。
当此信号由低电平时，读出的数据被输出。
当输入/ OE ，建立时间和保持时间必须满足在CLK的上升沿。
备注
这个信号用作一个异步信号，当模式寄存器设置或读取。
/ WE
同步写使能输入。
时/ WE输入一个低电平同时为/ ADV ，该装置识别的写操作。当输入
/ WE ，建立时间和保持时间必须在CLK的上升沿满足。
备注
这个信号用作一个异步信号，当模式寄存器设置或读取。
描述
4
初步数据表M17506EJ1V1DS
μ
PD46128953-X
(2/2)
符号
DM0到DM3
同步写数据屏蔽输入。
在突发写这些信号可以掩盖写入数据。
到的输入数据面膜，建立时间和保持时间，必须满足在CLK的上升沿。
数据掩码可以以字节为单位进行控制的。
DM0 ： A / DQ0到ADQ7
DM1 ： A / DQ8到ADQ15
DM2 ： A / DQ16到ADQ21 ， DQ22到DQ23
DM3 ： DQ24到DQ31
/等待
等待同步输出。
/等待是表示准备启动突发读/突发写状态信号（输出）
该引脚输出低电平，同时内部电路忙，以及高时，它已准备就绪。
等待信号是在CLK的上升沿处输出。
V
DD
电源电压：
通常，所述电源电压是1.85伏，参见
直流特性和推荐工作
条件。
V
SS
V
DD
Q
电源电压：
地
电源电压：
电源电压DQ 。通常，该电压是1.85伏，参见
直流特性和推荐
操作条件。
V
SS
Q
NC
电源电压：
地面DQ 。
无连接
有些信号可以应用，因为该引脚内部没有连接。
描述
初步数据表M17506EJ1V1DS
5
QQ：2880707522 复制
