数据表
MOS集成电路
PD16334
96位的AC- PDP的驱动
该
PD16334是一个高电压CMOS驱动器，设计为平面显示面板，如PDP中，变频驱动器和EL设备。它
包括一个96位双向移位寄存器，96位锁存器和高压CMOS驱动器。逻辑块被设计
采用5 V电源/ 3.3 -V接口，可以直接连接到门阵列或微控制器来操作。
此外，该
PD16334采用，同时具有高的CMOS结构，实现了低功耗
耐电压输出（ 80 V，50 mA）的。
特点
可选择通过IBS针; 3个32位双向移位寄存器电路
构或6个16位双向移位寄存器电路结构
与传输时钟（外部）数据控制和锁存
高速数据传输（F
马克斯。
= 25兆赫分钟。在取数据）
(f
马克斯。
= 15兆赫分钟。在级联）
高耐压输出电压（ 80伏， 50毫安
马克斯。
)
3.3 V CMOS输入接口
高耐压CMOS结构
能够扭转的所有驱动器输出由PC引脚
订购信息
产品型号
包
COB *
PD16334
*请与本公司销售代表约COB咨询。
一号文件S12362EJ2V0DS00 （第2版）
发布日期1998年5月 CP （ K）
日本印刷
1997
PD16334
框图（ IBS = H ， 3位输入， 32位长的移位寄存器）
OE
PC
BLK
LE
V
DD2
SR1
A
1
CLK
R / L
B
1
A
1
CLK
R / L
V
SS2
B
1
S
94
S
1
S
4
S
1
S
2
S
3
L
1
O
1
SR2
A
2
A
2
CLK
R / L
B
2
B
2
S
95
S
2
S
5
SR3
A
3
A
3
CLK
R / L
B
3
B
3
S
96
S
94
S
95
S
96
S
3
S
6
V
DD2
L
96
O
96
SRN ： 32位的移位寄存器
V
SS2
2
PD16334
框图（ IBS = L ， 6位输入， 16位长的移位寄存器）
OE
PC
BLK
LE
V
DD2
SR1
A
1
CLK
R / L
B
1
A
2
A
1
CLK
R / L
B
1
S
1
S
7
S
91
S
1
LE
S
2
L
1
S
3
S
4
S
5
S
6
V
SS2
O
1
SR2
A
2
CLK
R / L
B
2
S
2
S
8
S
92
B
2
A
3
B
3
A
4
SR3
A
3
S
3
S
9
CLK
R / L
S
93
B
3
SR4
A
4
CLK
R / L
B
4
S
4
S
10
S
94
B
4
A
5
B
5
A
6
SR5
A
5
S
5
CLK S
11
R / L
S
95
B
5
SR6
A
6
S
6
S
12
CLK
R / L
S
96
B
6
S
93
S
94
S
95
S
96
L
96
V
DD2
B
6
O
96
SRN ： 16位移位寄存器
V
SS2
3
PD16334
引脚说明
符号
PC
BLK
LE
OE
A
1
到A
3
(6)
引脚名称
极性改变输入
输入空白
锁存使能输入
OUTPUT ENABLE
正确的数据输入/输出
左数据输入/输出
（注）
描述
PC = L：所有驱动器输出反转
BLK = H ：所有输出= H或L
自动设置高上升沿锁存器执行
时钟
通过使输入H输出高阻抗
当R / L = H （括号内的值是对于6比特的输入）
A
1
到A
3 (6)
：输入B
1
到B
3 (6)
：输出
当R / L = （括号内的值是对于6比特的输入）
A
1
到A
3 (6)
：输出B
1
到B
3 (6)
：输入
B
1
到B
3 (6)
（注）
CLK
R / L
时钟输入
换档控制输入
按住Shift键在秋季执行
正确的换挡模式时， R / L = H
SR
1
: A1
→
S
1
...S
94
→
B1 （同一方向SR
2
至简
6
)
离开换挡模式时， R / L = L
SR
1
: B
1
→
S
94
...S
1
→
A
1
（同一方向SR
2
至简
6
)
肠易激综合征
O
1
与O
96
V
DD1
V
DD2
V
SS1
V
SS2
输入模式切换
高耐压输出
电源的逻辑块
电源为驱动器模块
逻辑GND
驱动GND
H： 32位长度的移位寄存器中， 3位的输入
L： 16位长的移位寄存器中， 6位输入
80 V， 50毫安
马克斯。
5 V
±
10 %
1070 V
连接到系统的GND
连接到系统的GND
记
当输入模式为3位，设定未使用的输入和输出管脚的“L ”电平。
真值表1 （移位寄存器块）
输入
R / L
H
H
L
L
CLK
↓
H或L
↓
H或L
产量
Note2
产量
输入
A
产量
B
产量
Note1
产量
输入
HOLD
左移执行
HOLD
移位寄存器
右移执行
注意事项1 。
S的数据
91
向S
93
(S
85
向S
90
）转移至S
94
向S
96
(S
91
向S
96
），并且是从乙输出
1
到B
3
(B
1
到B
6
）在下降沿
边缘的时钟的分别。 （括号中的数值为6位输入）
2.
S的数据
4
向S
6
(S
7
向S
12
）转移至S
1
向S
3
(S
1
向S
6
），并从输出
1
到A
3
(A
1
到A
6
）在下降沿
在时钟的边缘，分别为（括号中的数值为6位输入）
真值表2 （ LATCH BLOCK ）
LE
H
L
CLK
↑
↓
X
锁存器模块的输出状态（L
n
)
锡锁存数据保持输出数据
保持锁存数据
保持锁存数据
真值表3 （驱动程序块）
L
n
X
X
X
X
X
BLK
H
H
L
L
X
PC
H
L
H
L
X
OE
L
L
L
L
H
驱动器模块的输出状态
H（所有驱动器输出：H ）
L（所有驱动器输出： L）
输出锁存数据（L
n
)
输出反相锁存数据（L
n
)
设置输出阻抗高
X： H或L，H ：高电平，L ：低电平
4
PD16334
时序图（当IBS = “ H” ： 3位输入，右SHIFT ）
在以下图表括号内的是，当R / L = L 。
CLK
A
1
(B
3
)
A
2
(B
2
)
A
3
(B
1
)
S
1
(S
96
)
S
2
(S
95
)
S
3
(S
94
)
S
4
(S
93
)
S
5
(S
92
)
S
6
(S
91
)
LE
,,
,,
,,,
,,,
高阻抗
BLK
PC
OE
O
1
(O
96
)
O
2
(O
95
)
O
3
(O
94
)
O
4
(O
93
)
O
5
(O
92
)
O
6
(O
91
)
5
QQ：2880707522 复制
